精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
私は2年以上のマザーボードを作っている。私はLoongson 2 Fメモリとオンボードメモリ粒子の設計を行い、An N 450メモリとオンボードメモリ粒子の設計を行った。私は要約するために何かを書きたいです、そして、私はすでにインターネット上で多くのそのような記事があるとわかりました、そして、現在、私は少しのリファレンス補足として書きます。以下の内容は主にDDR 2 667メモリの設計です。
Signal grouping:
In DDR2 wiring, 信号をいくつかのグループに分けて設計するのが慣習である, そして、同じグループに分割されるシグナルは、関連または類似した信号特性を有する.
クロックグループ：差動クロック信号, シグナルの各々の対は、同じ周波数およびフェーズである. CKP 0とCKN 0はペアである.
データグループ：マザーボード64ビットDDR 2メモリ用, every 8 bits (それで, a byte) of data can be divided into eight groups. Data dq[0:7], データマスクDQM 0, データストローブ差動信号DQSP 0およびDQSN 0は、グループである, など. 同じデータグループのシグナルは、同じ信号層でルーティングされるべきである, また、レイヤを変更する必要があります. 同じ信号層上の配線を容易にするために, データビットは交換可能である. 例えば, DQ 2シグナルが発送されるとき, それが回路図に従って発送されるなら、それは見つかります, それは、DQ 4とインターリーブされるでしょう, 層を変えなければならないように. 我々は、データビットを交換することによって、同じ層に行くことができます. どのようなコンテンツは、ビットに格納されているコンテンツも読んで何です. スワップは影響を受けない, スワップ条件は同じグループの8ビットの間でなければなりません.
アドレス/command group: MA[0:14], BA 0, BA 1, Ba 2, RAS, CAS, WE
Control group: Clock enable CKE, チップセレクト, 端子抵抗ストローブODTはグループである. メモリモジュール用, DIMM 0はCKE 0を使用する, CKE 1, CS 0, CS 1, ODT 0, ODT 1. オンボードメモリ設計, あなたは、CKE 0を使うことができます, CS 0, 4ビット16メモリチップを制御するODT 0.
PCB stack:
For a six-layer board, 一般的なスタックはトップです, GND, SingnAl 2, シンナル3, パワー, 底. 一般に, 信号の基準面としてGNDを使用する方がよい. トレースのインピーダンスはトレースの幅によって決定される, 痕跡の銅箔の厚さ, トレースから基準面までの距離, 基準面および基板誘電体材料の銅箔の厚さ. The PCB設計 スタックをセットするCPU製造者のインピーダンス設計要件に従うべきである. フロア. 一般 PCB設計 また、ソフトウェアはインピーダンスを計算することができる. PCB製造者を見つけて、シート誘電体厚さの材料を知った後, スタックと線幅を自分で設計することができます. 住所/コマンド信号と制御信号は、1を使用することができます.基準平面としての8 Vの記憶電圧.
Length control:
For high-frequency signals such as DDR2, トレース長はCPUコアに計算する必要があります, パッケージ長という概念. シリコンウェーハは、物理的および化学的方法によって、CPUコアにエッチングされる, それから、CPUコアは、小さなPCB基板にパッケージされて、我々の一般的なCPU. その小さなPCB上のピンからCPUコアまでのトレース長をパッケージ長と呼ぶ.
同じランクメモリへのクロックの長さは、プラス.
同一のデータグループ内のすべてのトレースの長さは、データストローブ信号DQSのプラスまたはマイナス20ミルの範囲内で制御されるべきである. 長さは異なるデータグループ間で異なることがあります, しかし、それはクロック信号のプラス.
住所/コマンドグループ信号長制御は特に厳しくない. インテルAtom N 450は、マイナス500ミルの範囲内でクロック信号の制御をプラス1000ミルにします. 即ち, 最長と最短信号の違いは1500 milである, しかし、配線のとき、信号の長さの差をできるだけ小さくするほうがよい. 配線の場合、これらのグループの信号長が完全に等しい場合、問題はない, しかし、PCBスペースがたくさんかかり、時間がかかる. アドレスの長さ/コマンド信号は、クロック信号の数千マイルを超える, BIOSファームウェアで調整する必要があります. コントロールは、CPU要件の範囲内です. オンボードメモリが必要な場合, メモリSPDのみを設定する必要があります.
制御グループの信号長の制御要件は、アドレス/コマンドグループ信号要件. 設計時, それはCPU製造者の要件に従って行われるべきです. インテルAtom N 450は、クロック信号を0 mil以内に1000 mil.
Trace spacing:
一般に speaking, 配線は、3 Wの原理に従ってルーティングされるべきである, that is, 同一平面上の線間隔は線幅の3倍です. でもこれは必要ない, インテルの要求は比較的小さい. Generally, 蛇行している跡の間隔は、16〜, そして、それはクロック信号のために30マイルに増加することができます. 異なる信号群間の距離は、適切に拡大されるべきである, それは、20マイル以上でありえます, とアドレスの間の距離/コマンドグループと制御グループシグナルは、8マイル未満でありえます. BGAファンアウトエリア間の距離は、小さいことができます, そして、ケーブルが発送されたあと、ケーブルはCPU設計要件に従って発送されなければなりません.
other:
A 20mil line can be used for the VREF trace, と0.1 ufコンデンサを各デバイスに追加する必要があります.
VTTトレースは135 mil以上でなければならない, そして、すべての4つの抵抗器は、0に接続されるべきです.1 ufコンデンサ, そして、両端は10 UFのコンデンサに接続されるべきです.
