PCBニュース - PCBビアの寄生特性の解析と注意

Analysis of parasitic characteristics of PCB vias and points のためにttention
In the PCB copy board industry, 掘削コスト PCBボード のコストの通常30 %から40 %です PCBボード, そして、viaは重要なコンポーネントの1つです 多層PCB. 要するに, PCB上のすべての穴をビアと呼ぶことができる.

ビアは伝送線路上の不連続インピーダンスブレークポイントとして現れる, これはシグナルの反射を引き起こす. 一般に, ビアの等価インピーダンスは、伝送線路12の等価インピーダンスである. 例えば, the impedance of a 50 ohm transmission line will decrease by 6 ohms when passing through a via (specifically, それは、ビアのサイズと厚さに関係しています, not an absolute reduction). しかし, ビアの不連続インピーダンスに起因する反射は、実際には非常に小さい. The reflection coefficient is only: (44-50)/(44+50)=0.06. ビアに起因する問題は、寄生容量及びインダクタンスにより集中する. 衝撃.
ビア自体は寄生浮遊容量を有する. ビアの接地層上のはんだマスクの直径がD 2であることが知られている場合, ビアパッドの直径はD 1である, 厚さ PCBボード はTですか, に対する基板基板の誘電率, ビアの寄生容量は以下のようになる。.回路の主な効果は、信号の立ち上がり時間を長くし、回路の速度を減少させることである. 例えば, for a PCBボード 50ミルの厚さで, if the diameter of the via pad is 20Mil (the diameter of the hole is 10Mils), そして、はんだマスクの直径は40 milである, then we can approximate the size of the via using the above formula The parasitic capacitance is roughly:
The rise time change caused by this part of the capacitance is roughly:
From these values, 単一ビアの寄生容量に起因する立ち上がり遅延の影響は、あまり明らかでない, ビアが層の間で切り替わるトレースで複数回使用されるなら, 複数のビアが使用されます., 設計は慎重に考慮しなければならない. 実際の設計では, the parasitic capacitance can be reduced by increasing the distance between the via and the copper area (Anti-pad) or reducing the diameter of the pad.
ビアと寄生インダクタンスに寄生容量がある. 高速ディジタル回路の設計, ビアの寄生インダクタンスに起因する損傷は、寄生容量の影響よりも多い. その寄生直列インダクタンスはバイパスコンデンサの貢献を弱めて、全体の電力システムのフィルタリング効果を弱めるでしょう. We can use the following empirical formula to simply calculate the parasitic inductance of a via:
where L refers to the inductance of the via, hはビアの長さです, dは中心孔の直径である. 式から、ビアの直径がインダクタンスに小さい影響を及ぼすことが分かる, そして、ビアの長さは、インダクタンス. 上記の例を使用する, the inductance of the via can be calculated as:
If the rise time of the signal is 1ns, 等価インピーダンスは以下の通りです。/T 10 - 90 = 3.19厘. このようなインピーダンスは、高周波電流が通過すると無視されない. 電源プレーンとグランドプレーンを接続するとき、バイパスコンデンサが2つのビアを通過する必要があるという事実に特に注意しなければならない, ビアの寄生インダクタンスが指数関数的に増加するように.
ビアの寄生特性の上記の分析を通して, それを見ることができます 高速PCB設計, 一見シンプルなビアは、しばしば回路設計に大きな負の効果をもたらす. ビアの寄生効果による悪影響を低減するために, the following can be done in the design:
． Considering both cost and signal quality, サイズを通して妥当なサイズを選んでください. 必要なら, あなたはビアの異なるサイズを使用して検討することができます. 例えば, 力または地面のために, より大きなサイズを使用してインピーダンスを減らすことができる, とシグナルトレース, より小さいバイアを使用することができます. もちろん, ビアのサイズが減少するにつれて, 対応するコストが増加します.
上述した2つの式は、より薄いPCBを使用することにより、ビアの2つの寄生パラメータを減少させるのに有益であると結論付けられる.
は、信号トレースの層を変えないようにします PCBボード, それで, 不要なバイアを使用しないようにしてください.
電源と接地のピンを1 / 4インチ近くでドリルします, そして、ビアとピンの間のリードは、できるだけ短くなければなりません. 等価インダクタンスを減少させるために平行に複数のビアを掘削することを考える.
信号のために最寄りのリターンパスを提供するために信号変化層のビアの近くで若干の接地されたビアを配置する. あなたは、PCBの上に若干の余分の地面のビアを置くことさえできます.
高密度のための1 / 4 高速PCB ボート, あなたはマイクロビアを使用することができます.