PCBニュース - 高速PCB校正におけるビア設計の実装は何か

年のビアデザインの実装は何ですか 高速PCB 校正?

ビアデザインの大部分 高速PCB ビアの寄生特性の解析による. 我々は、通常のプロセスで見ることができます 高速PCB設計, often seemingly simple vias usually give the circuit デザイン. 大きな負の効果.
したがって, ビアの寄生効果による悪影響を低減するために, we can try our best to do the following in the design:
1. コストと信号品質の観点から, 穴の合理的なサイズを選択. 例えば, 6 - 10の層メモリモジュールPCB設計のために, 10を使うほうがよい/20Mil (drilled/pad) vias, 少しの間 高密度PCB回路基板, また、8を使用しようとすることができます/18ミルビア. 現在の技術条件下で, 穴の小さいサイズを使うのは、より難しいです. 力または地面のために, より大きなサイズを使用してインピーダンスを減らすことができる.

2. 上記2つの公式の議論から, より薄いPCBの使用は、ビアの2つの寄生パラメータを減らすのに有益であると結論付けられる.

3. 信号線はPCB層上では変化しなかった, 即ち, 不要なバイアを使用しないようにしてください.

4. 電源ピンとグランドピンを近くに打ち込む, そして、ビアとピンの間のリードは、できるだけ短くなければなりません, 彼らはインダクタンスを増加させるので. 同時に, 電力および接地リードは、インピーダンスを減らすためにできるだけ厚くなければならない.

5. 信号変化層のビアの近くにいくつかの接地されたビアを置く, 最新の信号回路を提供するために. PCBボード上に多数の冗長接地ビアを配置することも可能である. もちろん、フレキシブルデザインの必要性もあります.
上で議論されるビアモデルは、誰でもパッドを持っているケースです, 時々, 我々は、キーボードの一部を減らすことができるか、層をキャンセルすることもできます. 特にビアの非常に高い密度の場合, 銅層に回路遮断器を形成するために、壊れた溝を生じることがある.
この問題を解決する, ビアホールの位置を動かすことに加えて, また、銅層のサイズを減らすためにパッドのバイアホールを考慮することができます.