PCBニュース - ボトルネックを破る高速PCB設計における共通の問題と解決策

デバイスの動作周波数が高くなるほど高くなる, シグナル完全性問題 高速PCB設計 伝統的なデザインのボトルネックになりました, そして、エンジニアは完全な解決を設計する際に増加している挑戦に直面しています. 関連する高速シミュレーションツールと相互接続ツールは設計者が問題のいくつかを解決するのを助ける, 高速PCB設計 また、継続的な経験の蓄積と産業間の深い交流が必要です.

以下は、広範囲にわたる注意を受けた問題のいくつかです.

The influence of wiring topology on signal integrity

When the signal is transmitted along the transmission line on the 高速PCBボード, シグナル完全性問題が起こるかもしれません. Netizen tongyang of STMicroelectronics asked: For a set of buses (address, データ, command) driving up to 4 or 5 devices (FLASH, SDRAM, etc.), PCB配線, バスは順番に各装置に到着する, 最初にSDRAMに接続するには, その後フラッシュ...バスはまだ星形に分布している, それで, ある場所から切り離され、各装置に接続される. これらの2つの方法のどれが信号完全性に関してより良いですか?
この点で, LI Baoolongは、信号の完全性に対する配線トポロジーの影響が、各ノードの不一致の信号到達時間に主に反映されることを指摘した, そして、反映されたシグナルも、同時に、あるノードに到着する, 信号品質が劣化する原因となる. 一般的に言えば, スタートポロジー構造は、信号伝送と反射遅延を一貫させるために、同じ長さのいくつかのブランチを制御することによって、より良い信号品質を達成することができる. トポロジーを使用する前に, 信号トポロジーノードの状況を考慮する必要がある, 実際の作業原理と配線困難. 異なるバッファは、シグナルの反射に異なる影響を及ぼします, したがって、STARトポロジーはFlashとSDRAMに接続されたデータアドレスバスの遅延を解決できない, したがって、信号の品質を確保することはできません一方で, DSPとSDRAMの間の通信のための一般的に高速信号, フラッシュ負荷率は高くない, したがって、高速シミュレーション, 実際の高速信号が効果的に働くノードの波形だけが保証される, また、フラッシュの波形に注意を払う必要はありませんスタートポロジーとデイジーチェーンとの比較. 言い換えれば, 配線はもっと難しい, 特に多くのデータ・アドレス信号がスター・トポロジーを使用するとき.

The influence of パッドs on high-speed signals

In the PCBボード, 設計視点から, ビアは主に2つの部分から構成されている. Fulonmというエンジニアは、高速信号にパッドの影響についてゲストに尋ねました. この点で, パッドが高速信号に影響を及ぼす, そして、それはデバイスに類似したデバイスパッケージングの影響に影響を及ぼします. 詳細な分析は、信号がICから出た後であることを示している, それはボンディングワイヤを通過する, ピン, パッケージシェル, pad, そして、送電線にはんだ付けする. このプロセスのすべてのジョイントは、信号の品質に影響します. しかし、実際の分析で, パッドの特定のパラメータを与えることは難しい, 半田及びピン. したがって, IBISモデルのパッケージパラメータは一般的にそれらを要約するために使用されます. もちろん, このような解析は、低い周波数で受信することができる, しかし、より高い周波数信号, 高精度シミュレーションは十分正確ではない. 現在の傾向は、バッファ特性を記述するためにIBISのV - IとV - T曲線を使用することです, パッケージパラメータを記述するためにSPICEモデルを使用するには.
How to suppress electromagnetic interference
PCB is the source of electromagnetic interference (EMI), so PCB design is directly related to the electromagnetic compatibility (EMC) of electronic products. EMCを強調するなら/エミイン 高速PCB設計, これは、製品開発サイクルを短縮し、市場への時間をスピードアップに役立ちます. したがって, 多くのエンジニアは、このフォーラムで電磁干渉を抑制する問題に非常に心配しています. 例えば, 無錫厦州医療イメージング., Ltd. クロック信号の高調波は、EMC試験で非常に深刻であることがわかった. クロック信号を使用するICの電源ピンに特別な処置を施す必要があるか? デカップリングコンデンサを電源ピンに接続する. 電磁波抑制のためのPCB設計における留意点? この点で, Li Baoolongは、EMCの3つの要素が放射源であると指摘しました, 伝送経路及び被害者. 伝搬経路は空間放射伝搬とケーブル伝導に分割される. 高調波を抑える, それが広がる方法の最初の観察. 電源分離は伝導モードの伝搬を解決することである. 加えて, 必要なマッチングと遮蔽も必要です.

Li Baoolongも、フィルタリングが伝導チャンネルを通してEMC放射を解決する良い方法であるというホワイト・ネチズンからの質問に答える際に指摘しました. 加えて, それは、干渉源と犠牲者の面からも考慮されることもできます. 干渉源に関して, 信号の立ち上がりエッジが速すぎるかどうかを確認するためにオシロスコープを使用してみてください, 反射やオーバーシュートがある, アンダーシュートまたはリンギング. もしそうなら, あなたが一致を考慮することができます加えて, 50 %のデューティサイクル信号を, この種の信号が偶数の高調波とより高周波成分さえないので. 被害者, 土地被覆等の措置を考慮することができる.

RF wiring is the choice of via or bent wiring

In this forum, 高速アナログ回路設計について質問をしているNitinopeは少ない. 例えば, Jingheng電子工学のNetizen：尋ねられます, また、パスは大きなリターンパスを減らすことができます, しかし、何人かの人々は、彼らが曲がって, だからどうやって選ぶべき?

この点で, Li BakolongはRF回路のリターンパスを解析することは高速デジタル回路の信号リターンと同じではないことを指摘した. 両者は共通点がある, 両方とも分布定数回路, そして、両方とも、回路の特性を計算するためにMaxwellの方程式を使用します. しかし, 無線周波回路はアナログ回路である, in which the voltage V=V(t) and current I=I(t) both need to be controlled, while the digital circuit only pays attention to the change of signal voltage V=V(t). したがって, RF配線, シグナルリターンを考慮することに加えて, 配線への配線の影響も考慮する必要がある. それで, 配線及びビアの曲げが信号電流にどのような影響を及ぼすか. 加えて, 大部分のRFボードは、片面または両面PCBである, 完全平面層はない. リターンパスは、信号の周囲に様々なグラウンドおよび電源に分配される. 3 D現場抽出ツールはシミュレーション中の解析に必要である. ビアのリフローは特定の分析を必要とする高速ディジタル回路解析は一般的に完全平面層を持つ多層PCBsを扱う, 2 Dフィールド抽出解析の使用, 隣接する平面における信号のリフローを考慮するだけで, そして、viasは集中定数RLCとして使用されます.