PCBニュース - 高速PCB設計における共通の問題と解決策

デバイスの動作周波数が高くなるほど高くなる, 高速で直面する信号完全性問題 PCB設計 伝統的なデザインのボトルネックになりました, そして、エンジニアは完全な解決を設計する際に増加している挑戦に直面しています. 関連する高速シミュレーションツールと相互接続ツールは設計者が問題のいくつかを解決するのを助ける, 高速 PCB設計 また、継続的な経験の蓄積と産業間の深い交流が必要です.

以下に記載されている問題のいくつかは、広範囲にわたる注意を受けました。

信号の完全性に及ぼす配線トポロジーの影響

信号の完全性の問題は、信号が伝送線に沿って伝送されるときに生じる高速PCBボード. Netizen tongyang of STMicroelectronics asked: For a set of buses (address, データ, commands) driving up to 4 or 5 devices (FLASH, SDRAM, etc.), PCB配線, バスは順番に各装置に到着する, 最初にSDRAMに接続するには, その後フラッシュ...バスはまだ星形に分布している, それで, ある場所から切り離され、各装置に接続される. つの方法のどちらが信号完全性の点でよりよいか?

この点について、LI - Baoolongは、配線のトポロジーが信号の完全性に与える影響が主に各ノードの信号到達時間に反映されていることを指摘し、反射信号も一定のノードに到達し、信号品質が劣化する。一般に、スター・トポロジー構造は、信号伝送および反射遅延を一貫させるために、同じ長さのいくつかのブランチを制御することによって、より良い信号品質を達成することができる。トポロジーを使用する前に，信号トポロジーノードの状況，実際の動作原理と配線困難を考慮する必要がある。異なるバッファは、信号の反射に異なる影響を及ぼすので、STARトポロジはフラッシュとSDRAMに接続されたデータアドレスバスの遅延を解決することができず、したがって、信号の品質を確実にすることはできない一方、DSPとSDRAMとの通信のための一般的な高速信号は、フラッシュローディングの割合が高くないので、高速シミュレーションでは、実際の高速信号が有効に働くノードの波形のみを確保し、フラッシュの波形に注意を払う必要がない。スタートポロジーをデイジーチェーンと他のトポロジーと比較した。すなわち、多くのデータアドレス信号がスター・トポロジを使用する場合、配線はより困難である。

高速信号に対するパッドの影響

PCBでは、設計上の観点から、ビアは主に2つの部分から構成されている。Fulonmというエンジニアは、高速信号にパッドの影響についてゲストに尋ねました。この点に関して、Li Baoolongは言いました：パッドは高速信号に影響を及ぼします、そして、それはデバイスに類似した装置包装の影響に影響を及ぼします。詳細な解析は、信号がICから出てから、ボンディングワイヤ、ピン、パッケージシェル、パッド、およびはんだを伝送線に通過することを示す。このプロセスのすべてのジョイントは、信号の品質に影響します。しかし，実際の解析では，パッド，はんだ，ピンの特定パラメータを与えることは困難である。したがって、IBISモデルのパッケージパラメータは一般的にそれらを要約するために使用されます。もちろん、そのような解析は、より低い周波数で受信することができるが、より高い周波数信号については、より高精度のシミュレーションは十分正確ではない。現在の傾向は、バッファ特性を記述するためにIBISのV - IとV - Tカーブを使用して、パッケージパラメタを記述するためにSPICEモデルを使用することです。

電磁妨害を抑える方法

PCB is the source of electromagnetic interference (EMI), so PCB設計 is directly related to the electromagnetic compatibility (EMC) of electronic products. EMCを強調するなら/EMI in 高速PCB設計, これは、製品開発サイクルを短縮し、市場への時間をスピードアップに役立ちます. したがって, 多くのエンジニアは、このフォーラムで電磁干渉を抑制する問題に非常に心配しています. 例えば, 無錫厦州医療イメージング., Ltd. クロック信号の高調波は、EMC試験で非常に深刻であることがわかった. クロック信号を使用するICの電源ピンに特別な処置を施す必要があるか? デカップリングコンデンサを電源ピンに接続する. どのような側面を注意する必要があります PCB設計 電磁波を抑える? この点で, Li Baoolongは、EMCの3つの要素が放射源であると指摘しました, 伝送経路及び被害者. 伝搬経路は空間放射伝搬とケーブル伝導に分割される. 高調波を抑える, それが広がる方法の最初の観察. 電源分離は伝導モードの伝搬を解決することである. 加えて, 必要なマッチングと遮蔽も必要です.

Li Baoolongも、フィルタリングが伝導チャンネルを通してEMC放射を解決する良い方法であるというホワイトネチズンからの質問に答えるとき、指摘しました。また，干渉源や被害者の側面からも考慮できる。干渉源に関して、信号立上りエッジが速すぎるかどうかチェックするためにオシロスコープを使用しようとして、反射またはオーバーシュート、アンダーシュートまたはリンギングがあります。もしそうなら、あなたはマッチングを考慮することができますさらに、この種の信号には、より多くのサブ高調波およびより高周波数コンポーネントがないので、50 %のデューティサイクル信号を作るのを避けるようにしてください。被害者には土地被覆などの措置を考慮することができる。

RF配線は、配線またはビアを選択することである

このフォーラムでは、高速アナログ回路の設計について質問をしているNitinopeはほとんどいません。例えば、Jingheng電子工学のNetizenは尋ねました：高速PCBsで、通過は大きな復帰経路を減らすこともできます、しかし、何人かの人々は彼らが曲がっていて、通過しない気があると言います、それから、私はどのように、私は選ばなければなりませんか？

この点に関して、Li Baoolongは、RF回路のリターンパスを解析することは高速デジタル回路における信号リターンと同じではないことを指摘した。両者は共通の何かを持ち，両者は分布定数回路であり，maxwell方程式を用いて回路の特性を計算した。しかし、周波数回路はアナログ回路であり、電圧V＝V（t）と電流I＝I（t）の両方を制御する必要があり、デジタル回路は信号電圧V＝V（t）の変化に注目している。したがって、RF配線においては、信号戻しを考慮することに加えて、配線への影響を電流に考慮する必要がある。すなわち、配線とビアの曲がりが信号電流にどのような影響を与えるかを示す。加えて、大部分のRFボードは片面または両面PCBであり、完全な平面層はない。リターンパスは、信号の周囲に様々なグラウンドおよび電源に分配される。3 D場抽出ツールはシミュレーション中の解析に必要である。ビアのリフローは特定の分析を必要とする高速ディジタル回路解析は，2次元場抽出解析を用いて，完全平面層を持つ多層pcbsを扱うだけで，隣接する平面内の信号リフローを考慮するだけで，ビアは集中パラメータrlcとしてのみ使用される。