PCBニュース - pcb設計経典問答共有

1.PCBボードの選択方法PCBボードの選択は、設計要件と大規模な生産とコストのバランスを取る必要があります。設計要件には、電気部分と機械部分が含まれます。この材料問題は、超高速PCBボード（周波数がGHzより大きい）を設計する際に一般的により重要である。例えば、一般的に使用されているFR-4材料は、数GHzの周波数での誘電損失が信号減衰に大きく影響し、適切ではない可能性があります。電気学的には、誘電率と誘電損失が設計周波数に適しているかどうかに注意しなければならない。

2、どのようにして高周波干渉を避けるのか。高周波干渉を回避するための基本的な考え方は、高周波信号の電磁場の干渉をできるだけ減らすことであり、これをクロストーク（crosstalk）と呼ぶ。高速信号とアナログ信号との間の距離を増やしたり、アナログ信号の隣に接地保護/分流トレースを追加したりすることができます。アナログ地線に対するデジタル地線のノイズ干渉にも注意しなければならない。高速設計における信号整合性の問題をどのように解決しますか。信号完全性は基本的にインピーダンス整合の問題である。インピーダンス整合に影響する因子には、信号源の構造と出力インピーダンス、トレースの特性インピーダンス、負荷端の特性とトレースのトポロジーが含まれる。ソリューションは、トポロジの終端と配線の調整に依存しています。差動配線法はどのように実現されていますか。差分ペアを接続する際に、注意すべき点が2つあります。1つ目は、2本の電線の長さをできるだけ長くしなければならないこと、2つ目は、2本の電線の間の距離（距離は差分インピーダンスによって決まる）を一定にしなければならないこと、つまり平行にしなければならないことです。2つの平行な方法があります。1つは2本の線が同じ層の上に並んでいること、もう1つは2本の線が上下2つの隣接層の上（上下）で動作していることです。通常、前者はより多くの並列実装があります。5.出力端子が1つしかないクロック信号線に対して、差分布線をどのように実現するか。信号源と受信端が共に差分信号である場合、差分分布線を使用することは意味がある。したがって、1つの出力端子しかないクロック信号に対して差分布線を使用することは不可能である。受信側の差動線ペア間に整合抵抗器を追加できますか？受信側差動線ペア間の整合抵抗は通常加算され、その値は差動インピーダンスの値に等しくなければならない。これにより信号品質が向上します。なぜ差分ペアの配線は緊密に平行であるべきですか。差分対の結線方式は適切に接近して平行にしなければならない。適切な近接とは、距離が差分インピーダンスの値に影響するためであり、これは差分ペアを設計するための重要なパラメータである。並列性の必要性も差分インピーダンスの整合性を保つためである。2つの線路が突然遠近になると、差動インピーダンスが一致せず、信号の完全性とタイミング遅延に影響を与える。