PCBニュース - 高速PCB設計における端子整合抵抗器の配置

半導体技術の急速な発展, 信号の立ち上がり時間は短くなり短くなる, ますます顕著な信号完全性問題につながる；加えて, デバイスの小型化の傾向もますます明らかになってきている, そして、回路基板の面積は小さくなっている, だから、レイアウト PCBボード 要件も厳しくなっている. これは 高速PCB設計 様々なデバイスの配置を厳密に考慮する技術者, フィルタコンデンサを含むこと, マッチング抵抗器, etc., プリント基板面積を節約しながらシステムの信号完全性を改善する.

並列端子整合と直列端子整合の利点と欠点

高速デジタルデザイン, 抵抗器は、伝送線路の反射を除去するために伝送線路のインピーダンスに整合するためにしばしば使用される. つの最も典型的で簡単なマッチング法があります：単純な並列端末マッチングと直列端末マッチング. 簡単な並列端子整合抵抗器は、受信端部と非常に高い入力インピーダンスで並列に接続される, そして、受信端の反射を除去するために接地されるか、または電力を供給される. 利点及び欠点は、整合抵抗器の抵抗をより正確に選択することができるが、それが直流電力消費を消費することである. 直列ソース終端抵抗器は、受信端から反射された信号を吸収するために小さな出力インピーダンスを有するドライバと直列に接続される. この方法の利点と欠点は、それが電力を消費しないということです. しかし, 多くのドライバーが非線形であるので, TTLデバイスなど, それらの出力インピーダンスはデバイスと異なる. 論理状態の変化, これは、一致する抵抗器の抵抗を決定することを難しくする. したがって, 低消費電力を必要とするデジタル設計において, 直列端子整合方法は、より一般的に使用されるパラレル端子整合法は、消費電力を犠牲にして高精度の要求を満たすためにアナログ回路設計において使用される. 本論文では、直列端子整合法の別の利点を要約する, それで, そのマッチング抵抗 PCBボード 単純な並列端末整合法ほど厳密ではない.

以上が端子整合抵抗器の配置である 高速PCB設計. IPCBも提供されて PCBメーカー とPCB製造技術.