PCBニュース - 高速PCB設計におけるスタック問題

高速回路の登場に伴い、PCBボードの複雑さはますます高まっている。電気的要因の干渉を回避するためには、信号層と電源層を分離しなければならないため、多層PCBの設計に関わる。多層板の設計では、層の配置が特に重要である。良好なスタック設計により、EMIとクロストークの影響が大幅に低減されます。以下の議論では、スタック設計が高速回路の電気的性能にどのように影響するかを具体的に分析します。

一多層板と銅層（平面）は、通常のPCB板と比較して、多層板の設計では、必要な信号配線層を増やすほか、独立した電源と接地層（銅層）を配置することが最も重要である。高速デジタル回路システムにおいて、従来の電源と接地点バスの代わりに電源と接地バスを使用する利点は、主にデジタル信号の変換に安定した基準電圧を提供することである。同時に各論理デバイスに均一に電力を供給することは信号間のクロストークを効果的に抑制する。原因は大面積の銅を電源と接地層として使用し、電源と接地間の抵抗を大幅に低下させ、電源層上の電圧を非常に均一に安定させ、各信号線に対応する緊密な接地層を確保することができる。同時に、信号線の特性インピーダンスを低下させ、これはクロストークを効果的に減少させることにも非常に有益である。そのため、一部のハイエンド高速回路設計では、PC 133エンクロージャPCBボードに対するインテルの要件など、6層（またはそれ以上）のスタックソリューションを使用する必要があることが明示されています。これは主に多層板の電気特性、および電磁放射線の抑制、さらには物理的および機械的損傷に抵抗する能力が低層PCB板より明らかに優れていることを考慮したものである。PCBボードのコストは層数だけでなく、単位面積当たりの配線の密度にも関係しているので、コスト要因を考慮すると、層数が多いほど価格が高くなるわけではありません。層数を減らすと、配線空間は必然的に減少し、それによってトレースの密度を増加させ、さらには線幅を減少させ、間隔を短縮することによって設計要件を低下させなければならない。一般に、これらによるコストの増加は、スタックを減らすことによるコストの減少を上回る可能性がある。さらに電気性能の悪化に加えて、この方法は逆効果になりがちだ。そのため、デザイナーにとってはあらゆる面から考えなければならない。

二接地層が高周波下の信号に与える影響PCBマイクロストリップ配線を伝送路モデルとすれば、接地層も伝送路の一部と見なすことができる。ここで、「回路」の概念は「地」の概念の代わりに使用することができる。接地銅層は実際には信号線路の戻り経路である。電源層と接地層は大量のデカップリングキャパシタで接続されている。ACの場合、電源層と接地層は同等とみなすことができます。低周波と高周波での電流回路の違いは何ですか。下図から、低周波では抵抗が最小の経路に沿って電流が還流し、高周波ではインダクタンスが最小の経路に沿って電流が流れることがわかります。回路還流もインピーダンスが最小の経路であり、回路電流は信号トレースの下に集中して直接分布する。高周波では、配線が接地層上に直接配置されている場合、短い回路が存在しても、回路電流は直接元の信号経路下の配線層から信号源に戻さなければならない。この経路は最小のインピーダンス、すなわちインダクタンスを有する。最小容量と最大容量。このような大容量結合によって電界を抑制し、小インダクタンス結合によって磁界を抑制して低リアクタンスを維持する方法を自己遮蔽と呼ぶ。以下の式は信号線の下の戻り経路上の電流密度が各種条件に従って変化する法則を反映している：この式から結論を得ることができる：電流回路上で、信号線に近い位置ほど、電流密度は大きい。この場合、ループ全体の面積は最小であり、インダクタンスも最小である。同時に、信号線とループが非常に近い場合、両者の電流はほぼ同じで、方向は反対であることが想像できる。外部空間で発生する磁場は互いに打ち消すことができるため、外部世界へのEMIも小さい。したがって、各信号配線層が積層構造に対応する密な接地層を有していることを確保することが望ましい。地表面上のクロストーク問題を考えてみましょう。高周波デジタル回路において、クロストークの主な原因は誘導結合の結果である。上記ループ電流密度分布式から、複数の信号線が比較的近い場合、相互のループ電流が重なることがわかる。この場合、両者の間の磁場は必然的に相互干渉し、クロストークノイズが発生する。クロストーク電圧の大きさは、信号線間の距離D、接地面の高さH、係数Kに関係しており、次図に示すように、Kは信号の立ち上がり時間と相互干渉する信号線の長さに関係している。スタック構成の場合、信号層と接地層との間の距離を短縮することは、接地層のクロストークを効果的に低減することは間違いない。実際のPCBレイアウトでは、このような問題に遭遇することがよくあります。電源と接地層の銅舗装に注意しないと、銅舗装領域に孤立した溝ができる可能性があります。この場合は通常、ビアによるものです。これは、図に示されているように、分離領域または貫通孔の設計が不合理であるためです。その結果、上昇時間を遅くしてループ面積を増加させることでインダクタンスが増加し、不要なクロストークやEMIが発生しやすくなる。私たちはこのような現象を避けなければならない。回路電流の迂回により増加するインダクタンスは、L=5 Dln（D/W）Dは信号線から遮断溝の最近端までの垂直距離を表し、Wはトレース線の線幅であると大まかに表すことができる。

3いくつかの典型的なラミネートスキームと分析は、上記の基本的な知識を理解した後、対応するラミネート設計スキームを作成することができます。一般的には、次のルールをできるだけ遵守します。

銅層は好ましくは対をなして配置されるべきである。例えば、6層板の2層、5層または3層、4層は銅でなければならない。これは、不平衡な銅層が回路基板の反り変形を引き起こす可能性があるため、プロセスにおける平衡構造に対する要求のためである。信号層と銅層は間隔を空けて配置されるべきであり、各信号層は少なくとも1つの銅層に隣接していてもよいことが好ましい。電源と接地層との距離を短くすることは、電源の安定性とEMIの低下に有利である。非常に高速な場合は、信号層を隔離するために追加の接地層を追加することができますが、電源層を追加して隔離しないことをお勧めします。これにより、不要なノイズ干渉を引き起こす可能性があります。しかし、実際には、上記の様々な要因は同時に満足されることはできない。この時点では、比較的合理的なソリューションを考慮しなければなりません。以下にいくつかの典型的な積層設計案を分析した：まず4層板の積層構造設計を分析した。一般的に、より複雑な高速回路では、物理的にも電気的にも不安定な要素が多いため、4層板を使用しないほうがいいでしょう。4層板を設計する必要がある場合は、電源信号を接地するように設定することを検討してください。より良いソリューションがあります。外層は2層とも接地され、内層は2層の電源線と信号線を使用しています。このソリューションは、4層スラブ設計の最適なスタックソリューションです。EMIに対して優れた抑制作用があり、信号線のインピーダンスを下げるのにも非常に有益です。配線密度の高い板ほど難しい。以下では、6層板のスタック設計について重点的に紹介します。現在、多くの回路基板には、メモリモジュールPCBボードの設計など、6層ボード技術が採用されています。これらのほとんどは6層ボードを使用しています（大容量エンクロージャでは10層ボードを使用する場合があります）。最も伝統的な6層基板スタックは、接地信号電源信号を信号するように配置されている。インピーダンス制御の観点から見れば、この配置は合理的であるが、電源は地表面から遠いため、相対的に相対的である。小コモンモードEMIの放射効果はあまりよくない。銅領域をレイヤ3とレイヤ4に変更すると、信号インピーダンス制御不良と差動モードEMI強度が発生します。もう1つの案は接地層を追加することであり、配置は：信号接地信号電源接地信号であり、これによりインピーダンス制御の角度からもEMIを下げる角度からも、高速信号完全性設計に必要な環境を実現することができる。しかし、欠点はレイヤーのスタックがアンバランスであることです。第3層は信号配線層であるが、対応する第4層は大面積の銅を有するパワー層である。これはPCB製造においていくつかの問題が発生する可能性があります。設計時には、第3層上のすべての空白領域を銅で覆って、ほぼ平衡構造の効果を達成することができます。より複雑な回路実装には、10層板技術を使用する必要があります。10層のPCB基板は非常に薄い絶縁誘電体層を有し、信号層は接地面に非常に近いことができる。このようにして、層間のインピーダンス変化は良好に制御された。一般的に、深刻なスタック設計ミスが発生しない限り、設計者は簡単に高品質の高速回路基板設計を完了することができます。配線が非常に複雑で、より多くの配線層が必要な場合は、信号-地信号-信号-電源信号-信号とスタックを設定することができます。もちろん、この場合は私たちが最も良いものではありません。はい、信号トレースを少量のレイヤーに配置する必要がありますが、冗長な接地レイヤーで他の信号レイヤーを隔離するためには、信号-地表信号-電源-地表信号というより一般的なスタックスキームがあります。ここでは3つの接地レイヤーが使用されており、1つの電源しか使用されていないことがわかります（単一の電源の場合のみを考慮しています）。これは、電力層が地表面層と同じインピーダンス制御効果を持っているにもかかわらず、電力層上の電圧はより大きな干渉を受け、高調波がより多く、外部のEMIにも強いため、信号に伴って進行するためである。電線層と同様に、接地層によって遮蔽されることが好ましい。同時に、余分な電力層を用いて隔離する場合は、デカップリングキャパシタを介して回路電流を接地面から電力面に変換しなければならない。このように、デカップリングキャパシタ上の過大な電圧降下は、不必要なノイズ効果をもたらす。

四概要上記では、PCBスタック設計で発生したいくつかの問題についてのみ説明しました。具体的な状況は実際の状況によって決めなければならない。能力の範囲内では、信号品質とコストを考慮する必要があります。上述の理論原理に基づいて積層スキームの設計を行うと同時に、各層の方向、信号層の電源線幅の定義、デカップリングキャパシタの配置など、他の配線原理を考慮して組み合わせる必要がある。様々な要素を総合的に考慮してこそ、最終的にはより性能の良い回路基板を設計することができる。

以上が高速PCB設計におけるスタック問題の紹介である。IpcbはPCBメーカーとPCB製造技術にも提供されている。