PCBニュース - パワーPCBボードの電磁両立性に関する研究

パワー半導体デバイスの性能向上とスイッチング変換技術の革新, パワーエレクトロニクス技術は、様々な電源装置で広く使用されている. 現在, スイッチング電源の製品は小さい傾向がある, 高速PCB 高密度. この傾向は、電磁両立性問題がますます深刻になる原因となった. The high-frequency switching process of voltage and current produces a large amount of EMI (electromagnetic interference). 干渉のこの部分が制限されないならば, それは深刻に周囲の電気機器の通常の動作に影響します. したがって, the PCB設計 スイッチング電源のスイッチング電源の電磁両立性問題を解決するための重要な側面である. PCBがスイッチング電源の設計において不可欠で重要な構成要素であると考えられる理由は、スイッチング電源の電気的および機械的構成要素の二重接続の原因であり、電子機器のEMI設計を減らす鍵である.

1電磁妨害 PCB設計

1.1電磁結合干渉

回路設計では，電磁結合干渉は主に伝導結合とコモンモードインピーダンス結合を介して他の回路に影響する。EMC設計の観点から、スイッチング電源回路は通常のデジタル回路とは異なり、比較的明らかな干渉源と感度のあるラインを有する。一般に、スイッチング電源の干渉源は、主にパワーFET、高速リカバリダイオード、高周波変圧器、及びそれらに接続されたワイヤなどの大きな電圧及び電流変化率を有する構成要素及びワイヤに集中している。敏感なラインは、主に干渉測定装置に直接接続される制御回路およびラインを参照する。コモンモードインピーダンス結合は、2つの回路の電流が共通インピーダンスを通過するとき、共通インピーダンス上の1つの回路の電流によって形成される電圧が他の回路に影響を及ぼすことを意味する。

1.2クロストーク干渉

プリント回路基板（PCB）におけるストリップ、ワイヤ及びケーブル間のクロストーク干渉は、プリント回路基板の回路で克服する最も困難な問題の一つである。ここでいうクロストークは、広い意味でのクロストークであり、ソースが有用な信号やノイズであっても、配線の相互キャパシタンスと相互インダクタンスによりクロストークが表現される。例えば、PCB上のストリップラインは、制御および論理レベルを搬送し、それに近い第2のストリップラインは、低レベル信号を運ぶ。平行配線長が10 cmを超えると、クロストーク干渉が期待される。長いケーブルがいくつかの一連の直列または並列高速データと遠隔制御線を運ぶとき、クロストーク干渉は主要な問題にもなります。隣接するワイヤとケーブルとの間のクロストークは、相互インダクタンスを通る電界と相互インダクタンスを通る電界に起因する。

PCBストリップにおけるクロストークの問題を考慮する場合，主な問題は電場（相互キャパシタンス）と磁場（相互インダクタンス）結合のどちらが重要かを決定することである。結合モデルの決定は主に線インピーダンス，周波数および他の因子に依存する。一般に、容量結合は高周波数で優勢であるが、ソースまたはレシーバの一方または両方がシールドケーブルを使用し、シールドの両端に接地されると、磁界結合が支配的になる。加えて、低回路インピーダンスは一般に低周波数で低く、誘導結合は主要な要因である。

1.3電磁波干渉干渉

放射妨害は，宇宙における電磁波の放射による干渉である。PCB電磁放射は2種類に分けられる。ほとんどの場合、スイッチング電源によって生成される干渉干渉は、コモンモード干渉に支配され、コモンモード干渉の放射線効果は、差動モード干渉よりもはるかに大きい。したがって、スイッチング電源のEMC設計においては、コモンモード干渉の低減が特に重要である。(^ $ RFSWは$ 0.5 %)

2 PCB干渉抑制ステップ

2.1 PCB設計 インフォメーション

PCBを設計するとき、回路基板の設計情報を理解する必要があります。

（1）装置の数、装置の大きさ及び装置の実装

（2）全体レイアウト、デバイスレイアウト位置、ハイパワーデバイスの有無、およびチップデバイスの放熱のための特別要求の要件。

（3）デジタルチップの速度、PCBが低速、中速、高速の領域に分割され、インターフェース入出力領域であるかどうかを示す

（4）信号線の種類と速度、伝送方向、信号線のインピーダンス制御要件、バス速度の方向及び運転状況、キー信号及び保護措置。

（5）電源タイプ、グランドタイプ、電源及びグラウンドの耐ノイズ性、電源及びグランドプレーンの設定及び分割。

（6）クロックラインのタイプ及び速度、クロックラインのソース及び宛先、クロック遅延要求、最長配線要件。

2.2のPCB層

ファースト, 許容コスト範囲内で機能を実行するのに必要な配線層および電源層の数を決定する. 回路基板の層の数は、詳細な機能要件などの因子によって決定される, 免疫, 信号カテゴリーの分離, デバイス密度, バス配線. 現在, 回路基板は、単層から徐々に発達した, 二層, そして、より一層の回路基板への4層板. のデザイン 多層プリント基板 電磁両立性標準を達成する主な措置である. 必要条件は

（1）別個のパワー層および接地層の分布は、固有のコモンモード干渉を十分に抑制し、ポイントソースインピーダンスを低下させることができる。

（2）パワープレーンとグランドプレーンは、できるだけ近接しており、グランドプレーンは一般にパワープレーンより上にある。

（3）ディジタル回路及びアナログ回路を異なる層にレイアウトすることが最善である。

（4）配線層は、金属面全体に隣接していることが好ましい。

（5）クロック回路と高周波回路は干渉の主な原因であり、別々に扱うべきである。

2.3 PCBレイアウト

プリント回路基板のemc設計のキーは，回路基板の性能に直接関係するレイアウトと配線である。回路基板レイアウトの現在のeda自動化は非常に低く，多くの手動レイアウトを必要とする。レイアウトの前に、可能な限り低いコストで機能を満たすPCBサイズを決定しなければなりません。PCBサイズが大きすぎて、レイアウト中にデバイス分布が散らばった場合、伝送線路は非常に長く、インピーダンスを増加させ、アンチノイズ能力を低減し、コストを増大させる。デバイスが集中化された方法で配置される場合、放熱は良好ではなく、隣接するトレースは結合クロストークを起こしやすい。このため、回路機能単位でレイアウトを行わなければならず、同時に電磁両立性、放熱性、界面等の要因を考慮しなければならない。いくつかの原則を全体のレイアウトに従ってください。

（1）回路信号の流れに応じて各機能回路ユニットを配置し、信号の流れを同じ方向に保つ。

（2）各機能回路ユニットの中心部品を中心とし、他の構成要素をその周囲に配置する。

（3）高周波成分間の配線をできるだけ短くし、分布パラメータを小さくしようとする。

（4）干渉に影響されやすい部品は互いに近接していてはならず、入力及び出力部品は遠く離れていなければならない。

（5）電力線と高周波信号線と一般配線との相互結合を防止する。

2.4 PCB配線

1）配線原理

配線するとき、すべての信号線を分類します。最初にクロックと敏感な信号線をレイアウトしてください、そして、高速信号線をたどります。そのようなシグナルのためのviasが十分に小さい、そして、配布パラメタがよいことを確実にしたあと、それから一般的な重要でない信号線をたどる。従うべき原則は以下の通りです。

1）入力端と出力端の配線は、隣接する長距離平行から可能な限り避けるべきである。長い平行ワイヤのクロストークを低減するために、線間隔を増加させることができ、又は接地ワイヤをワイヤ間に挿入することができる

2）回路基板の幅を急に変化させてはならず、急に配線してはならない。回路のインピーダンスをできるだけ連続的に保つ。印刷された伝送ラインのコーナーは、概して円弧状に続いて、135°の角度をなす

3）高周波回路の電源配線と接地線の分布に注目する。

電流輸送ループの外部放射線が通過電流、ループ面積及び信号周波数に比例するので、電流フロープロセスにおけるワイヤループ面積を減少させる

5）回路基板プラグ上に互いに散乱された接地線入力ピンを配置し、回路基板ピン配線のループ面積及び接地ワイヤインピーダンスを低減する

6）ワイヤの長さを短くし、ワイヤの幅を大きくすることでワイヤのインピーダンスを低減することができる。

プリント回路のEMC配線設計

プリント回路EMC配線設計を行うための干渉電界分布図によれば、より弱い干渉を有する領域に高感度回路を配置することが基本的な考え方である。そこで提案されている「結合係数」の概念によれば，プリント回路間の分布容量の大きさをリアルタイムで推定し，基板の設計干渉を効果的に低減することができ，設計中にpcbを修正し，時間を改善できる。

適切なレイアウト計画を選択するには、まず干渉源の干渉強度分布図を計算する。大部分のスイッチング電源のスイッチング周波数は数十kHzから数MHzの間であるので、PCB表面上の干渉電場は準静的場解析に使用することができる。この仮定の下で、フィールド量は、独立した空間および時間量の積として書き込まれることができる。したがって、変位電流j（x，y，z，t）を次のように書き込むことができる。

By solving Laplace equation (2), 空間内の各点でのポテンシャルの空間成分は解決できる, 変位電流密度の対応する空間成分は、計算後に誘電率を乗じて得られる. 視覚計算後, スイッチング電源の電磁両立性に関する対応研究 PCBボード

2.5 PCB防止回路

大きなスイッチング電源のディジタル制御システムでは、各論理装置は、対応するバルブレベルおよびノイズ耐性を有する。外部ノイズが論理デバイスの許容範囲を超えない限り、システムは正常に動作する。しかし、一旦システムに侵入するノイズまたは干渉が確かな耐性を超えると、干渉シグナルは増幅されて、論理装置によって形づくられる。そして、それは誤動作の重要な原因になる。シングルチップマイクロコンピュータシステムの中で最も敏感なのは、クロック信号、リセット信号、割り込み信号である。これらの3つの信号線は、PCBをレイアウトするとき、特に注意しなければなりません。機能を満足しつつ、最低周波数の水晶発振器を選択する。

ウォッチドッグ回路は干渉防止対策の一つである。強い電磁干渉が発生すると、グリッドスパイク干渉がシングルチップシステムをデッドロックにするので、ウォッチドッグ回路はプログラムを自動的に検出し、復元することができる。

システムが強い干渉を受け、通常の動作状態を失うと、RAMのデータはしばしば破壊される。したがって、電源システムの慎重な設計に加えて、信頼性の高いRAM保護回路を設計しなければならない。

回路のデータバス、アドレスバスおよび制御バスは、情報のために交換される。バスの負荷容量を増加させると、バス送信が長くなると信号波形が改善される。このとき、3ステートバッファゲート回路はバスドライバとして構成する必要がある。また、バスの負荷バランスを確保するために注意を払う。

母線上のプルアップ抵抗器のインストールは母線シグナル伝送の信頼性を改良することができるだけでなく、信号レベルを増やすことができるだけでなく、母線の反電磁干渉能力を改良して、静電干渉を抑制して、反射波干渉を弱める。チップがプルアップ抵抗を内蔵している場合には、外部回路にプルアップ抵抗を設ける必要がない。回路上のチップピンでは、未使用の入力端子をハイレベルに固定することにより、外部からの電磁干渉の抑制を高めることができる。