PCBニュース - PCB設計のためのパラメトリック制約の使用

現代, the 因子 考慮 イン <エー href="エー_href_0" tエーrget="_bl安k">PCB設計 are なる その他 安d その他 複合体, such エーS クロック, クロストーク, インピーダンス, 検出, 製造 プロセス, etc., どちら しばしば 作り デザイナー 繰り返し a ロット of 仕事 such AS レイアウト, 検証, and メンテナンス. The パラメータ 制約 エディタ 缶 コンパイル これら パラメータ インto 数式, 援助 デザイナー ベター ディール with これら パラメータ あれ 時々 イーブン 反対する それぞれ その他 中 the デザイン and 生産 プロセス.

イン 最近 年, the 要件 for PCBレイアウト and 配線 有 なる その他 and その他 複合体. The 数 of トランジスタ イン 統合 回路 is 静止 上昇 アット the スピード 予測 そば ムーア・テイラー 法, どちら 作り the デバイス 速く and the ライズ 時間 of それぞれ パルス エッジ is 短縮, and the 数 of ピン is also 増加. その他 and より頻繁に 500 to 2,000 ピン. すべて of この 意志 もたらす 密度, クロック, and クロストーク 課題 時 設計 the PCBボード.

A 少数 年 前, there were のみ a 少数 「重要」 節 (正味の) on 大部分 PCBs, どちら 通常 意味 あれ それら were 主題 to いくつか 制約 イン 用語 of インピーダンス, 長さ, and ギャップ. PCB デザインers 一般に ファースト 手動で ルート これら 跡, And then 用途 ソフトウェア to メイク 大規模 自動 配線 of the 全体 回路. 今日の PCBs しばしば 有 5,000 or その他 節, and その他 than 50 % of それら are 臨界 節. 当然 to the 市場時間 圧力, マニュアル 配線 is なし 長い 可能 アット この 時間. イン 追加, ない のみ the 数 of 臨界 節 has 増加, でも the 制約 of それぞれ ノード 有 also 増加.

これら 制約 are 主に 原因 そば the 相関 of パラメータ and the 増加 複雑さ of デザイン 要件. For 例, the ディスタンス の間 二つ 跡 五月 依存 on a 機能 関連 to ノード 電圧 and 回路 板 材料. The ライズ 時間 of デジタル IC is 減少. 両方 高い クロック スピード and ロウ クロック スピード デザイン 意志 有 an 衝撃. だって the パルス is 生成 速く, the セットアップ and ホールド 時間 is 短い. イン 追加, the 相互接続 遅延 is an 重要 part of the 合計 遅延 of 高速 回路 デザイン and is also 非常に 重要 for 低速 デザイン, etc. 待ち.

回路基板がより大きく設計されることができるならば、上記の問題のいくらかは解決するのがより簡単です、しかし、現在の開発傾向はちょうど反対です。配線遅延と高密度実装の要求により，回路基板は小型化し，高密度回路設計を行い，同時に小型化設計ルールを従わなければならない。減少した立ち上がり時間およびこれらの小型化された設計ルールは、クロストークノイズ問題をますます顕著にし、ボールグリッドアレイおよび他の高密度パッケージは、クロストーク、スイッチングノイズ、およびグランドバウンスを悪化させる。