PCBニュース - PCB回路設計の8つの誤解

PCB回路設計の8つの誤解

我々はしばしばいくつかのルールや原則を我々は当然のために取るいくつかのエラーがあることを見つける. 電子工学者はまた、回路設計にそのような例を有する. 以下は8つの誤解です PCB回路基板設計 エンジニア.

誤解1：このFPGAには多くのドアが残っている, so you can play to your heart’s content

Comment: The power consumption of FGPA is proportional to the number of flip-flops used and the number of flips, したがって、異なる回路および異なる時間における同じタイプのFPGAの電力消費は、100倍異なることができる. 高速フリップ用フリップフロップ数の最小化はFPGA電力消費を低減するための基本的方法である.

誤解2 PCB回路基板 design この要件 PCBボード 高くない, so use a thinner wire and automatic layout

Comment: Automatic wiring will inevitably take up a larger PCB area, と同時に、手動配線よりも多くの倍のバイアを生成する. 製品の大きなバッチで, その要因 サーキットボード ビジネス要因に加えてライン幅とビアの数が考慮されます, それぞれがPCBの歩留りとドリルビットの消費に影響する, 供給元のコストを節約する, そして、価格縮小の理由を見つけます.

誤解3：これらの未使用のiに対処する方法/CPUとFPGAのポート? レットイットビー, I'll talk about it later

Comment: If the unused I/oポートがフローティングされている, 外世界から少し干渉して繰り返し発振する入力信号となる, そして、MOSデバイスの消費電力は、基本的に、ゲート回路50のフリップ数に依存する. 引き上げられるなら, 各ピンには微小電流が流れる, so the best way is to set it as output (of course, no other signals with driving can be connected to the outside)

Misunderstanding 4: These bus signals are all pulled by resistors, so I feel relieved

Comment: There are many reasons why signals need to be pulled up and down, しかし、それらのすべてがプルされる必要はありません. プルアップおよびプルダウン抵抗器は、単純な入力信号を引く, そして、電流は数十マイクロアンペア未満である, しかし、駆動信号がプルされると, 電流はミリアンペアレベルに達する. 現在のシステムはしばしば32ビットのアドレスデータを持っています, そして、244ならば/245分離バスと他の信号がプルアップされます, これらの抵抗器に数ワットの電力消費が消費される.

誤解5：これらの小さなチップの消費電力は非常に低い, so don’t worry about it

Comment: It is difficult to determine the power consumption of the internal chip それで not too complicated. これは、主にピン上の電流によって決定されます. ABT 16244は負荷なしで1 mA未満を消費する, しかし、そのインジケータは、各ピンです. It can drive a load of 60 mA (such as matching a resistance of tens of ohms), that is, the maximum power consumption of a full load can reach 60*16=960mA. もちろん, 電源電流のみが大きい, そして、熱が負荷に落ちる.

誤解6 :メモリには、多くの制御信号があります, マイ PCBボード OEとWE信号を使う必要があるだけです, チップセレクトは接地されるべきである, so that the data comes out much faster during the read operation

Comment: The power consumption of most memories when the chip selection is valid (regardless of OE and WE) will be more than 100 times larger than when the chip selection is invalid. したがって, CSはチップをできるだけ制御するために使われるべきです, 他の要件が満たされる限り. チップセレクトパルスの幅を短くすることが可能である.

誤解7：電力消費を減らすことは、すべてハードウェア要員についてです, and it has nothing to do with software

Comment: The hardware is just a stage, しかし、ソフトウェアはパフォーマーです. バス上のほとんどすべてのチップとあらゆる信号のフリップのアクセスは、ソフトウェアによってほとんど制御される. If the software can reduce the number of accesses to the external memory (using more register variables, 内部キャッシュの更なる使用, etc.), timely response to interrupts (interrupts are often low-level active with pull-up resistors) and other specific measures for specific boards will all contribute greatly to reducing power consumption.

誤解8：これらの信号はなぜオーバーシュートするのか? マッチが良い限り, it can be eliminated

Comment: Except for a few specific signals (such as 100BASE-T, CML), オーバーシュート. あまり大きくない限り, それは必ずしも一致する必要はない. マッチしても, 最善と一致する必要はない. 例えば, TTLの出力インピーダンスは50オーム未満である, そして、若干の20さえオーム. そのような大きな整合抵抗が使用されるならば, 電流は非常に大きい, 電力消費は容認できない, そして、信号振幅は、使用されるには小さすぎる. その他, ハイレベルを出力し、低レベルを出力するときの一般信号の出力インピーダンスは、同じではない, そして、完全な試合を成し遂げる方法が、ありません. したがって, TTLのマッチング, LVDS, オーバーシュートが達成される限り、422および他のシグナルは許容できる.