PCBニュース - 高速PCB回路の信号インテグリティ設計のための配線技術

の設計と製造プロセスで 高速PCB回路基板, エンジニアは配線とコンポーネントの設定を開始する必要があります PCBボード 良い信号伝達の完全性. 今日の記事で, 新人技術者のためのPCB信号インテグリティ設計によく使用されるいくつかの配線技術を紹介します, 新人の毎日の研究と仕事にいくつかの助けをもたらすことを望んでいる.

のデザインプロセスで 高速PCB回路基板, 基板のプリント回路のコストは、基板の数および基板の表面積に比例する. したがって, システム機能や安定性に影響しない前提で, エンジニアは、実際の設計ニーズを満たすためにできるだけ少ない層として使用する必要があります, これは必然的に配線密度を増加させる. に PCB配線設計, 配線幅の微細化, 間隔が小さい, 信号間のクロストークが大きい, そして、より小さい送信電力. したがって, トレースサイズの選択は様々な要因を考慮しなければならない.

PCBレイアウト設計プロセスでは、以下のようにエンジニアが従う必要がある。

まず、設計者は、配線プロセス中に高速回路デバイスのピン間のリード線の折り曲げを最小化し、45を使用する必要があるか。折り線は、高周波信号の外部反射および相互結合を減らすために。

第二に, 実行するとき PCBボード 配線操作, 設計者は、高周波回路装置のピンとピン間のリード線の間のリード線をできるだけ短くすることを試みる. 高周波デジタル信号トレースは、アナログ回路と制御回路から可能な限り遠くなければならない.

上述したPCB配線の注意に加えて、差動信号を扱う場合には、技術者も慎重である必要がある。差動信号は同じ振幅と同じ方向を持っているので、2つの信号線によって生成された磁界は互いに相殺し、効果的にEMIを減少させることができる。差動ラインの間隔は、しばしば差動インピーダンスの変化につながり、差動インピーダンスの不整合は、信号の完全性に深刻に影響する。したがって、実際の差動配線では、信号の立ち上がりエッジで差動信号の2つの信号線間の長さ差を制御する必要がある。電気長の20 %以内。条件が許可される場合、差動配線はバックツーバック原理を満たさなければならなくて、同じ配線層になければならない。差動配線のライン間隔の設定において、エンジニアは、それが少なくともライン幅の1倍以上であることを確実にする必要がある。差動トレースと他の信号線の間の距離は、線幅の3倍より大きくなければならない。