精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
EMIに注意を払う必要がある, EMC, シリコン, PIと他の因子 PCB設計. PCB回路基板 設計は完全干渉を考慮しなければならない. 干渉の基本的な要素は三つあります。
（1）干渉源は、干渉を生じる構成要素、装置又は信号を指す。du／dt，di／dtが大きい場所は干渉源である。例えば、雷、リレー、サイリスタ、モータ、高周波クロック等は全て干渉源となる。
（2）伝播経路は干渉が干渉源から敏感な装置まで伝搬する経路または媒体を指す。典型的な干渉伝搬経路は、ワイヤからの伝導及び空間からの放射線である。
（3）敏感な装置は、容易に妨げられる物を参照する。A / D、D / A変換器、シングルチップマイクロコンピュータ、デジタルIC、弱信号増幅器など。
干渉防止設計の基本原理は干渉源を抑圧し，干渉伝搬経路を遮断し，高感度素子の干渉防止性能を向上させることである。（感染症の予防と同様）
1干渉源を抑圧するために干渉源を抑圧し、干渉源のDU／DT、DI／DTをできるだけ小さくする。これは、反ジャミング設計で最も優先順位と最も重要な原則であり、それはしばしば半分の努力で結果を2倍になる効果があります。干渉源のdu／dtを減らすことは，干渉源の両端で並列にコンデンサを接続することによって達成される。干渉源のdi／dtを低減することは、干渉源ループと直列にインダクタンスまたは抵抗を接続し、フリーホイールダイオードを追加することによって達成される。干渉源を抑圧する一般的な対策は以下の通りである。
（1）リレーコイルは、コイルが切断されたとき発生する逆起電力の干渉をなくすためにフリーホイールダイオードを追加する。フリーホイールダイオードを追加するだけでリレーのオフ時間が遅れる。ツェナーダイオードを加えた後に、リレーは単位時間あたりより多くの時間を動かすことができます。
（2）リレー接点（通常はRC直列回路の両端）にスパーク抑制回路を並列接続し（通常は数Kから数十Kまで抵抗を選択し、容量は0.01μF）、火花の衝撃を少なくする。
（3）モータにフィルタ回路を追加し、コンデンサ及びインダクタンスリードをできるだけ短くすること。
（4）回路基板上の各ICは、0.01 kV／f F 1／2×0.1・1／4 Fの高周波コンデンサを並列に接続し、電源に対するICの衝撃を低減する。なお、高周波コンデンサの配線は電源端子に近く、できるだけ短くしておく。さもなければ、コンデンサの等価直列抵抗が増加し、フィルタリング効果が影響を受ける。
（5）配線時に90度折線を避け、高周波ノイズを低減する。
（6）サイリスタの両端をRC抑制回路と並列に接続し、サイリスタが発生するノイズを低減させる（このノイズはサイリスタを破壊する）。干渉の伝搬経路に従って干渉波と放射妨害波の二つのタイプに分けることができる。いわゆる伝導干渉は、ワイヤを介して高感度デバイスに伝搬する干渉を指す。高周波干渉雑音と有用信号の周波数帯は異なっている。あなたは、ワイヤーにフィルタを加えることによって、高周波干渉雑音の伝播を遮断することができます、そして、時々、あなたはそれを解決するために分離オプトカプラーを加えることができます。電源ノイズは最も有害なので、取り扱いに特別な注意を払う。いわゆる放射妨害は、空間放射線を通して敏感なデバイスに伝搬する干渉を意味する。一般的な解決策は、干渉源と敏感な装置との間の距離を増大させ、それらを接地線で隔離し、感知器にシールドを加えることである。
2干渉伝搬経路を遮断する一般的な対策は以下の通りである。
（1）電源のマイクロコントローラへの影響を十分に考慮する。電源が良好であれば、回路全体の干渉は半導体よりも解消される。多くのシングルチップコンピュータは電源ノイズに対して非常に敏感であるため、シングルチップマイクロコンピュータの電源ノイズにフィルタ回路や電圧レギュレータを追加する必要があり、電源ノイズの干渉を低減する必要がある。例えば、磁気ビーズおよびコンデンサを使用して、懸垂形のフィルタ回路を形成することができる。もちろん、磁気ビーズの代わりに100Ωの抵抗を用いることもできる。
（2）シングルチップマイクロコンピュータのI／Oポートを使用してモータ等のノイズデバイスを制御する場合には、I／Oポートとノイズ源との間にアイソレーションを付加しておく。モータのようなノイズデバイスを制御するためには、I／Oポートとノイズ源との間にアイソレーションを追加する必要がある。
3）水晶発振器配線に注目。水晶発振器は、可能な限りマイクロコントローラのピンに近接しており、クロック領域は接地線と分離され、水晶発振器のシェルは接地され固定される。この対策は多くの困難な問題を解決できる。
（4）強い信号及び弱い信号，ディジタル及びアナログ信号のような回路基板の合理的な分割。干渉源（例えば、モーター、リレーなど）を敏感な構成要素（マイクロコントローラなど）から遠ざけてください。
（5）アナログ領域からグランド配線を分離し、デジタルグランドをアナロググランドから分離し、最終的に1点で電源グランドに接続する。A／DおよびD／Aチップの配線もこの原理に基づいており、製造業者は、A／DおよびD／Aチップの配置を割り当てる際にこの要件を考慮している。
（6）シングルチップマイクロコンピュータと高出力素子の接地線を別々に接地して相互干渉を低減する。できるだけ多くの回路基板の端に高出力デバイスを配置します。
（7）MCU I／Oポート、電源コード、および回路基板接続ラインのような主要な場所における磁気ビーズ、磁気リング、パワーフィルタ、およびシールドのような干渉防止部品の使用は、回路の干渉防止性能を著しく改善することができる。
3高感度デバイスの干渉防止性能を向上させる高感度デバイスの干渉防止性能の改善は、敏感デバイス側からの干渉ノイズのピックアップを最小化し、できるだけ早く異常状態から回復する方法を指す。敏感なデバイスの干渉防止性能を改善する一般的な処置は以下の通りです：
（1）誘導ノイズを低減するために配線時のループループ面積を最小化する。
（2）配線時には、電源線と接地線をできるだけ厚くすべきである。電圧降下の低減に加えて、カップリングノイズを低減することがより重要である。
（3）シングルチップマイクロコンピュータのアイドルI／Oポートについては、フロートしないで、電源に接続するか、電源に接続する。他のICのアイドル端子は、システムロジックを変更することなく接地されるか、または電源に接続される。
（4）1つのチップマイクロコンピュータ（例えば、IN 809、impp 706、impn 13、x 25043、x 25045等）の電源監視およびウォッチドッグ回路の使用は、回路全体の干渉防止性能を大きく改善することができる。
（5）速度が要求を満たすことを前提に，シングルチップマイクロコンピュータの水晶発振器を減らし，低速ディジタル回路を選択する。
（6）icデバイスをできるだけ回路基板上に直接はんだ付けし，icソケットを使用する必要がある。
すべての未使用のコード空間を“0”にクリアするのに使用されます。これはNOPと等価であるため、プログラムが実行されたときに返されます。
2 .ジャンプ命令の前に数個のNOPSを追加します。ハードウェアwatchdogがないときに、ソフトウェアはプログラムの操作を監視するためにウォッチドッグをシミュレートするために用いることができる
（4）外部機器パラメータの調整や設定に対処する場合、外部装置が干渉によるエラーを発生させないようにするためには、パラメータを定期的に再送信することができ、外部機器をできるだけ早く正しい位置に戻すことができる。
通信における干渉防止、データチェックディジットを追加することができます3または3戦略のうち3つを採用することができます6 . I ^ 2 C、3線系等の通信線路が存在する場合、実際には、データ線CLKライン、INH線は正常に高く設定されており、その干渉効果はローに設定するよりも優れていることがわかった。
ハードウェアのアスペクト
1 .接地線と電源線は重要でなければなりません！
行のデカップリング
デジタル及びモデルグランドの分離
各々のデジタルコンポーネントは、グランドおよび電源の間で104のコンデンサを必要とする
リレー、特に高電流でリレーを用いる用途では、リレー接点が回路上のスパークからの干渉を防止するために、104とダイオードがリレーコイルの間に結合され、472個のコンデンサが接点と通常開放端との間に間接的になり得る。効果は良いです！
I／Oポートのクロストークを防止するために、I／Oポートは、ダイオード分離、ゲート回路分離、光接続分離、電磁分離等によって分離することができる
もちろん、多層基板の反干渉は、片面ボードよりも確実に優れているが、コストは数倍高い。
