電子設計 - PCB設計のためのパラメトリック制約の使用法

近年, 要求事項 PCBレイアウト そして、配線はますます複雑になっている. 集積回路のトランジスタ数はムーア・ルース・ケイン法によって予測された速度で依然として上昇している, これは、デバイスをより速くし、各パルスエッジの立ち上がり時間を短縮する, また、ピンの数も増加している. ますます頻繁に500から2,ピン. このすべてが密度をもたらす, クロック, とPCBを設計する際のクロストークの問題.

近年、PCB設計において考慮されている要因は、クロック、クロストーク、インピーダンス、検出、製造プロセスなど、より複雑になってきており、PCB設計者は、レイアウト、検証、保守などの多くの作業を繰り返すことが多い。パラメータ制約エディターは、これらのパラメータを数式にコンパイルすることができます。PCBデザイナーは、PCBデザインと生産プロセスの間に時々反対するこれらのパラメータをよりよく処理するのを助けます。

数年前、ほとんどのPCBには「重要な」ノード（net）しかありませんでした。PCBデザイナは、一般的に最初にこれらのトレースを手動でルーティングし、回路全体の大規模な自動配線を行うためにソフトウェアを使用する。今日のPCBsはしばしば5000以上のノードを持ち、それらの50 %以上が重要なノードである。市場圧力のため、手動配線はもはやこの時点では可能です。加えて、臨界ノードのナンバーだけが増加しただけでなく、各々のノードの制約もまた増加した。

これらの制約は主にパラメータ相関とPCB設計要件の複雑さに起因する。例えば、2つのトレース間の距離は、ノード電圧および回路基板材料に関連した機能に依存することができ、デジタルICの立ち上がり時間は減少する。高いクロック速度と低いクロック速度PCB設計は、影響を及ぼします。より速いパルス生成のために、セットアップとホールド時間はより短くなります。さらに、高速回路PCB設計の全遅延の重要な部分としての相互接続遅延も、低速PCB設計にとって重要である。また、非常に重要です。

回路基板がより大きく設計されることができるならば、上記の問題のいくらかは解決するのがより簡単です、しかし、現在の開発傾向はちょうど反対です。配線遅延と高密度実装の要求により，回路基板は小型化し，高密度回路pcb設計につながる。同時に、小型化されたPCB設計規則を従わなければならない。減少した立ち上がり時間およびこれらの小型化されたPCB設計ルールは、クロストークノイズをますます顕著にする。ボールグリッドアレイおよび他の高密度パッケージはまた、クロストーク、スイッチングノイズ、およびグランドバウンスを悪化させる。

固定制約の限界

これらの問題に対処する伝統的方法は、経験値、デフォルト値、数表または計算方法に基づいて、電気的および技術的要件を固定制約パラメータに変換することである。例えば、技術者は、まず、PCB上の回路を設計する際に定格インピーダンスを決定し、最終的なプロセス要件に従って必要なインピーダンスを達成することができる定格線幅を「推定」するか、または干渉をテストするために計算テーブルまたは算術プログラムを使用し、それから長さ制限を見つけることができる。

この方法は、PCB設計のための基本的なガイドラインとして経験データのセットを開発するためにPCB設計を必要とします。この方法の問題は経験的データが一般的な原理にすぎないことである。ほとんどの場合、彼らは正しいですが、時々彼らは動作しないか、間違った結果につながる。

解：パラメータ化制約

現在、PCB設計ソフトウェア供給者は、制約にパラメータを加えることによってこの問題を解決しようとします。この方法の最も進歩した部分は，様々な内部電気特性を完全に反映する機械指標を指定できることである。PCB設計に追加される限り、PCB設計ソフトウェアは自動配置とルーティングツールを制御するためにこの情報を使用することができます。

制約は数式の形式で入力できる, 定数を含む, 各種演算子, ベクター, など PCB設計 制約, 提供 PCB設計パラメトリックルール駆動システムによるERS. 制約はルックアップテーブルの形式で入力することもできますし、PCBや回路図に保存することもできます PCB設計 ファイル. PCB配線, 銅箔領域の位置とレイアウトツールは、これらの条件によって生成される制約規則に従わなければならない. DRC全体を検証するかどうか PCB設計 これらの制約, 線幅を含む, spacing and space requirements (such as area and height restrictions), etc. .

非常に簡単な例は立ち上がり時間制約であり、一般的には1.7 nsの一定値に設定される。この条件により、最大トレース長制約を得ることができる。より複雑な例は、部品間隔であり、検出角度の正接値をデバイス高さに乗じて決定される。この式は最小成分間隔値を計算することができる。

階層管理

パラメータ化された制約の主な利点の一つは、それが階層的に処理できることである。例えば、グローバルライン幅規則は、PCB設計全体のPCB設計制約として使用することができる。もちろん、この原則をコピーすることができない特定の領域またはノードがあります。この場合、階層的なPCB設計において、より高いレベル制約を回避することができ、下位レベル制約を使用することができる。accel技術の制約エディタパラメトリック制約ソルバを例として、制約の7つのレベルがあります。

1 . PCB設計の制約。

2 .あるレベルのオブジェクトに使用されるレベル制約。

3 .特定の型に含まれるすべてのノードに使用されるノード型の制約。

4 .ノードの制約、特定のノードに使用されます。

5 .クラス間の制約は、2つのタイプのノード間の制約を意味します。

6 .スペース制約、特定のスペース内のすべてのデバイスに使用されます。

デバイスの制約

ソフトウェアは、個々のデバイスからPCB設計ルール全体までの順序で様々なPCB設計制約に従い、グラフィカルにPCB設計におけるこれらの規則の適用順序を示す。

PCB設計の再利用とドキュメンテーション

パラメトリック制約は初期値を大幅に改善することができない PCB設計 プロセス, しかし、エンジニアリングの変更や PCB設計 再利用. 制約は、 PCB設計, システム, ドキュメント. ないなら, 彼らはエンジニアに保存されるか、または PCB設計. 人の中には, 彼らはゆっくりと他のプロジェクトに移動することを忘れて. 制約文書は、 PCB設計 プロセス, そのため、他の人たちは PCB設計er, これらの規則は、簡単に新しい製造プロセスに適用されるか、または電気的性能要件に応じて変更されることができる. 将来の再利用も正確に知ることができます PCB設計 新しいプロセス要件を入力することによるルールと変更, 線幅がどのように得られるかなどの問題について推測する必要がない.