Noticias de PCB - Puntos ciegos que deben conocerse en el diseño de circuitos de PCB

Punto ciego 1: distribución automática de líneas finas de placas con bajos requisitos de diseño

El cableado automático ocupará inevitablemente una mayor superficie de pcb, mientras que el número de agujeros que pasan es varias veces mayor que el cableado manual. Entre los grandes lotes de productos, los fabricantes de PCB tienen en cuenta la reducción de precios, además de los factores comerciales, también hay ancho de línea y número de agujeros. Afectan la producción de PCB y el consumo de taladros, respectivamente, ahorran costos a los proveedores y encuentran las razones de la reducción de precios.

Punto ciego 2: todas las señales del autobús son tiradas por resistencias

Hay muchas razones para tirar de la señal hacia arriba y hacia abajo, pero no todas las señales necesitan tirar. Tirar de la resistencia hacia arriba y hacia abajo para tirar de una simple señal de entrada, la corriente es inferior a decenas de microan, pero cuando se tira de una señal de accionamiento, la corriente alcanzará el nivel de Ma. El sistema actual suele tener datos de dirección de 32 bits cada uno, y estas resistencias consumirán unos pocos vatios de energía si se sube el bus de aislamiento 244 / 245 y otras señales.

Punto ciego 3: estos puertos de E / s no utilizados de CPU y FPGAs se vacian primero

Si el puerto de E / s no utilizado se mantiene flotante, puede convertirse en una señal de entrada de oscilación repetida debido a una pequeña interferencia del mundo exterior, y el consumo de energía del dispositivo mos depende básicamente del número de volteretas del Circuito de puerta. Si se levanta, también habrá una corriente de microalta por pin, por lo que la mejor manera es configurarla como salida (por supuesto, no hay otra señal de accionamiento que pueda conectarse al exterior)

Punto ciego 4: todavía hay muchas puertas por usar en fpgas, así que puedes jugar al máximo

El consumo de energía de fgpa es proporcional al número de desencadenantes utilizados y al número de desencadenantes. Por lo tanto, el mismo tipo de FPGAs puede consumir 100 veces más energía en diferentes circuitos y diferentes momentos. Minimizar el número de desencadenadores para voltear a alta velocidad es la forma básica de reducir el consumo de energía de la fpgas.

Punto ciego cinco: el consumo de energía de los chips pequeños es muy bajo y no hay que considerarlo

Es difícil determinar el consumo de energía de un chip menos complejo internamente. Está determinado principalmente por la corriente eléctrica en el pin. Abt16244 consume menos de 1 ma de corriente sin carga, pero su indicador es que cada pin puede ser conducido. Una carga de 60 ma (por ejemplo, que coincide con una resistencia de decenas de ohm), es decir, el consumo máximo de energía a plena carga puede alcanzar 60 * 16 = 960ma. Por supuesto, solo cuando la corriente de la fuente de alimentación es tan grande, el calor caerá sobre la carga.

Punto ciego 6: la memoria tiene múltiples señales de control. El tablero solo necesita usar señales oe y we, y la selección del chip está fundamentada, de modo que los datos salgan más rápido durante la operación de lectura.

Cuando la selección del chip sea válida (independientemente de oe y we), el consumo de energía de la mayoría de las memorias será más de 100 veces mayor que cuando la selección del chip no sea válida, por lo que se debe utilizar CS para controlar el chip en la medida de lo posible y lo más corto posible cuando se cumplan otros requisitos. El chip selecciona el ancho del pulso.

Punto ciego siete: siempre que coincida bien, se puede eliminar el exceso de señal

Además de unas pocas señales específicas (como 100base - t, cml), también hay un exceso de impulso. Mientras no sean grandes, no necesariamente necesitan coincidir. Incluso si coinciden, no necesariamente coinciden mejor. Por ejemplo, la resistencia de salida de ttl es inferior a 50 ohms, y algunos incluso son inferiores a 20 ohms. Si se utiliza una resistencia de emparejamiento tan grande, la corriente será muy grande, el consumo de energía será inaceptable y la amplitud de la señal será demasiado pequeña para usar. Además, cuando la salida es de alto nivel y la salida es baja, la resistencia de salida de la señal general es diferente y no hay forma de lograr una coincidencia completa. Por lo tanto, siempre que se logre un exceso de impulso, la coincidencia de ttl, lvds, 422 y otras señales es aceptable.

Punto ciego 8: reducir el consumo de energía es el trabajo del personal de hardware y no tiene nada que ver con el software de diseño de PCB

El hardware es solo un escenario, pero el software es el intérprete. El acceso a casi cada chip y la voltereta de cada señal en el bus están controlados casi por software. Si el software puede reducir el número de visitas a la memoria externa, responder oportunamente a interrupciones y otros conflictos, medidas específicas para placas específicas contribuirán enormemente a reducir el consumo de energía.