Capacidad técnica del sustrato IC

Para más información sobre las capacidades técnicas del sustrato IC, haga clic en descargar hoja de datos de capacidades de proceso para descargar la documentación. Si tiene alguna pregunta, por favor póngase en contacto con nosotros.

Sobre el sustrato IC, Haga clic en: Sustrato IC

Si tiene problemas con el diseño del sustrato, Haga clic para descargar las reglas de diseño del sustrato IC:

O Póngase en contacto con el ingeniero IPCB para obtener ayuda, correo electrónico: eng-ic@ipcb.com

Sustrato de embalaje del sistema (SIP)

El sistema de encapsulación es una plataforma de sistema que ensambla chips heterogéneos, sensores y componentes pasivos en un solo paquete. Sus aplicaciones incluyen Módulo multichip (MCM), paquete multichip (MCP), paquete de chips apilados, paquete en paquete (PIP) y placa portadora de componentes embebidos. El sistema encapsulado proporciona a los diseñadores de sistemas de CI otra solución de integración de funciones informáticas además del sistema en chip (SOC). Tiene la ventaja de integrar chips heterogéneos de diferentes fuentes, más pequeños y más delgados, y entrar rápidamente en el mercado.

Sip puede ser un paquete 2d plano de Módulo multichip (Módulo multichip; mcm), o puede reutilizar la estructura de paquete 3D para reducir eficazmente el área de paquete. La tecnología de unión interna de sip puede ser Unión de plomo puro (Unión de plomo) o Flip chip, pero ambos pueden ser utilizados de manera mixta. Además de las envolturas 2D y 3D, otra forma de integrar los componentes con un sustrato multifuncional también puede incluirse en el ámbito del SIP. Esta tecnología incrusta principalmente diferentes componentes en el sustrato multifuncional, también puede ser considerada como el concepto de sip, con el fin de lograr el propósito de la integración de funciones. Diferentes diseños de chips y diferentes técnicas de unión interna permiten múltiples combinaciones de tipos de paquetes sip. El IPCB se puede personalizar o producir de manera flexible a las necesidades de los clientes o productos.

Sustrato de embalaje de red de bolas de plástico (pbga)

Este es el sustrato de matriz de rejilla esférica más básico para la Unión y encapsulación de cables. El material básico es un sustrato de cobre impregnado de fibra de vidrio. El sustrato de embalaje de la matriz de rejilla de bolas de plástico se puede aplicar a un paquete de chips con un número relativamente alto de pines. Con el aumento del número de pines de salida / entrada, la estructura tradicional de embalaje del marco de plomo se vuelve insuficiente, y el sustrato de embalaje de la matriz de rejilla de bolas de plástico proporciona una solución económica y eficiente.

Flip chip - level Packaging Substrate (fccsp)

El Chip Semiconductor no está conectado al sustrato a través de enlaces de plomo, sino que está interconectado con el sustrato a través de proyecciones en estado flip - chip, por lo que se llama fccsp (FLIP - Chip scale Package). El paquete de tamaño de chip flip - Chip mostrará aún más la ventaja de costo. En el pasado reciente, los costos de procesamiento de las protuberancias en las obleas también han disminuido continuamente, lo que ha dado lugar a una rápida reducción de los costos de embalaje. Flip - Chip size Package se ha convertido en un ci de alto número de pin.

Flip chip Ball Gate Array Packaging Substrate (fcbga)

El sustrato FC - bga (Flip chip Ball Gate Array) es un sustrato de embalaje Semiconductor de alta densidad, que puede realizar la alta velocidad y la versatilidad del chip LSI. Los conjuntos de rejillas de bolas flip - Chip tienen un excelente rendimiento y ventajas de costo en paquetes con un número muy alto de pines de salida / entrada (por ejemplo, chips como microprocesadores o procesadores de imágenes).

Si necesita un sustrato IC, no dude en ponerse en contacto con el IPCB, correo electrónico: sales@ipcb.com