Leiterplattentechnisch - Digitales PCB-Analysemodell für die Signalintegrität

In der PCB-Designmethode basierend auf der Analyse der Signalintegrität, Der wichtigste Teil ist die Etablierung des Signalintegritätsmodells auf Leiterplattenebene, die sich von der traditionellen Designmethode unterscheidet.

Die Richtigkeit des SI-Modells bestimmt die Richtigkeit des Entwurfs, und die Baubarkeit des SI-Modells bestimmt die Machbarkeit dieser Entwurfsmethode.

4.1. SI Modell des PCB Designs

Es gibt viele Modelle, die für die Analyse der Signalintegrität auf Leiterplattenebene im elektronischen Design verwendet werden können. Drei der am häufigsten verwendeten sind SPICE, IBIS und Verilog-A.

a. SPICE-Modell

SPICE ist ein Powerfu

l Analogschaltungssimulator für allgemeine Zwecke. Jetzt ist das SPICE-Modell weit verbreitet im elektronischen Design, und zwei Hauptversionen wurden abgeleitet: HSPICE und PSPICE. HSPICE wird hauptsächlich im integrierten Schaltungsdesign verwendet, während PSPICE hauptsächlich im PCB Board und System-Level Design verwendet wird.

Das SPICE-Modell besteht aus zwei Teilen: Modellgleichungen und Modellparameter. Da die Modellgleichung bereitgestellt wird, kann das SPICE-Modell eng mit dem Algorithmus des Simulators verbunden werden, und bessere Analyseeffizienz und Analyseergebnisse können erzielt werden.

Bei Verwendung des SPICE-Modells zur Durchführung der SI-Analyse am Leiterplattenebene, Es ist notwendig, dass der integrierte Schaltungsdesigner und Hersteller eine detaillierte und genaue Beschreibung des SPICE-Modells der integrierten Schaltung I zur Verfügung stellt/Unterschaltung der O-Einheit und die Herstellungsparameter der Halbleitereigenschaften. Weil diese Materialien in der Regel dem geistigen Eigentum und der Vertraulichkeit von Designern und Herstellern gehören, Nur wenige Halbleiterhersteller stellen entsprechende SPICE-Modelle zur Verfügung und liefern Chipprodukte.

Die Analysegenauigkeit des SPICE-Modells hängt hauptsächlich von der Quelle der Modellparameter (d.h. der Genauigkeit der Daten) und dem anwendbaren Umfang der Modellgleichungen ab. Die Kombination von Modellgleichungen mit verschiedenen digitalen Simulatoren kann auch die Genauigkeit der Analyse beeinflussen. Darüber hinaus verfügt das SPICE-Modell auf Leiterplattenebene über eine große Menge an Simulationsberechnung, und die Analyse ist relativ zeitaufwendig.

b. IBIS-Modell

Das IBIS-Modell wurde ursprünglich von Intel Corporation speziell für die Analyse der digitalen Signalintegrität auf Leiterplatten- und Systemebene entwickelt. Es wird nun vom IBIS Open Forum verwaltet und ist ein offizieller Industriestandard (EIA/ANSI 656-A).

Das IBIS-Modell verwendet die Form von I/V- und V/T-Tabellen, um die Eigenschaften von digitalen integrierten Schaltungen I/O-Einheiten und Pins zu beschreiben. Da das IBIS-Modell das interne Design der I/O-Einheit und der Transistor-Fertigungsparameter nicht beschreiben muss, wurde es von Halbleiterherstellern begrüßt und unterstützt. Jetzt können alle großen Hersteller digitaler integrierter Schaltungen entsprechende IBIS-Modelle zur Verfügung stellen und Chips bereitstellen.

Die Analysegenauigkeit des IBIS-Modells hängt hauptsächlich von der Anzahl der Datenpunkte in den I/V- und V/T-Tabellen und der Genauigkeit der Daten ab. Da die PCB-Board-Level-Simulation auf Basis des IBIS-Modells Tabellenrechnungen verwendet, ist die Menge der Berechnung gering, in der Regel nur 1/10 bis 1/100 des entsprechenden SPICE-Modells.

c. Verilog-AMS-Modell und VHDL-AMS-Modell

Verilog-AMS und VHDL-AMS erschienen vor weniger als vier Jahren und sie sind ein neuer Standard. Als Modellierungssprachen auf Hardwareverhaltensebene sind Verilog-AMS und VHDL-AMS Supersets von Verilog bzw. VHDL, während Verilog-A eine Teilmenge von Verilog-AMS ist.

Anders als SPICE- und IBIS-Modelle ist es in der AMS-Sprache Aufgabe des Benutzers, Gleichungen zu schreiben, die das Verhalten von Komponenten beschreiben. Ähnlich wie das IBIS-Modell ist die AMS-Modellierungssprache ein unabhängiges Modellformat, das in vielen verschiedenen Arten von Simulationswerkzeugen verwendet werden kann. AMS-Gleichungen können auch auf vielen verschiedenen Ebenen geschrieben werden: Transistor-Ebene, I/O-Zelle-Ebene, I/O-Zellgruppe usw.

Da Verilog-AMS und VHDL-AMS neue Standards sind, können bisher nur wenige Halbleiterhersteller AMS-Modelle anbieten und es gibt weniger Simulatoren, die AMS unterstützen können als SPICE und IBIS. Die Machbarkeit und Berechnungsgenauigkeit des AMS-Modells in der Analyse der Signalintegrität auf Leiterplattenebene stehen den SPICE- und IBIS-Modellen jedoch nicht nach.

4.2 Auswahl des Modells

Da es kein einheitliches Modell gibt, um alle Signalintegritätsanalysen auf Leiterplattenebene abzuschließen, bei der Gestaltung von Hochgeschwindigkeits- digitale Leiterplatte Brett, Es ist notwendig, die oben genannten Modelle zu mischen, um das Übertragungsmodell von Schlüsselsignalen und sensiblen Signalen weitestgehend zu etablieren.

Für diskrete passive Komponenten kann das vom Hersteller bereitgestellte SPICE-Modell gesucht oder ein vereinfachtes SPICE-Modell direkt etabliert und durch experimentelle Messungen verwendet werden.

Für wichtige digitale integrierte Schaltungen ist das vom Hersteller bereitgestellte IBIS-Modell zu suchen. Derzeit können die meisten Entwickler und Hersteller integrierter Schaltungen das erforderliche IBIS-Modell bereitstellen und Chips über Websites oder andere Methoden bereitstellen.

Bei nicht kritischen integrierten Schaltungen, wenn das IBIS-Modell des Herstellers nicht verfügbar ist, kann je nach Funktion der Chippins auch ein ähnliches oder standardmäßiges IBIS-Modell ausgewählt werden. Natürlich kann ein vereinfachtes IBIS-Modell auch durch experimentelle Messungen etabliert werden.

Für die Übertragungsleitung auf der Leiterplatte kann das vereinfachte Übertragungsleitung SPICE-Modell in der Voranalyse der Signalintegrität und der raumlösenden Analyse verwendet werden, und das komplette Übertragungsleitung SPICE-Modell muss in der Analyse nach der Verdrahtung entsprechend dem tatsächlichen Layoutentwurf verwendet werden.