Leiterplattentechnisch - Leiterplattendesignrichtlinien zur Gewährleistung der Signalintegrität

Im Folgenden finden Sie eine Einführung in Leiterplattendesignrichtlinien Gewährleistung der Signalintegrität und Auflösung von Signalen:

(SI) Je früher das Problem, desto höher die Entwurfseffizienz, wodurch das Hinzufügen von Endgeräten vermieden wird, bevor das PCB-Design abgeschlossen ist.

Es gibt viele Werkzeuge und Ressourcen für die SI-Entwurfsplanung. Dieser Artikel behandelt die Kernprobleme der Signalintegrität und verschiedene Methoden zur Lösung von SI-Problemen, wobei die technischen Details des Entwurfsprozesses ignoriert werden. Wenn die Schaltgeschwindigkeit des IC-Ausgangs ansteigt, stoßen fast alle Designs auf Signalintegritätsprobleme unabhängig von der Signalperiode.

Die Leiterplatte kann vollständig geerdet werden und einfach eine Stromschleife bilden, und eine große Anzahl von diskreten Endgeräten kann nach Bedarf verwendet werden, aber das Design muss korrekt sein und kann sich nicht in einem kritischen Zustand befinden. SI- und EMV-Experten führen Simulationen und Berechnungen vor der Verdrahtung durch, und dann folgt das Leiterplattendesign einer Reihe von sehr strengen Designregeln. Im Zweifelsfall können Anschlusseinrichtungen hinzugefügt werden, um so viel SI-Sicherheitsmarge wie möglich zu erhalten. Im eigentlichen Arbeitsprozess der Leiterplatte wird es immer einige Probleme geben. Daher kann durch die Verwendung der steuerbaren Impedanzklemmenverdrahtung das SI-Problem vermieden werden.

Kurz gesagt, das ultra-standard Design löst das SI-Problem.

Im Folgenden werden allgemeine SI-Designrichtlinien für den Designprozess beschrieben. 2 Die Vorbereitungsarbeiten vor dem Beginn des Designs müssen zuerst die Entwurfsstrategie berücksichtigen und bestimmen, um die Komponentenauswahl, die Prozessauswahl und die Kostenkontrolle der Leiterplattenproduktion zu steuern. Im Falle von SI, führen Sie Voruntersuchungen durch, um Planungs- oder Designrichtlinien zu erstellen, um sicherzustellen, dass es keine offensichtlichen SI-Probleme, Übersprechen oder Timing-Probleme in den Entwurfsergebnissen gibt. IC-Hersteller können einige Design-Richtlinien bereitstellen, aber die Richtlinien des Chip-Lieferanten (oder Ihre eigenen Design-Richtlinien) haben Einschränkungen. Gemäß den Richtlinien darf die Leiterplatte, die die SI-Anforderungen erfüllt, überhaupt nicht konstruiert sein.

Wenn die Designregeln einfach sind, wird kein PCB-Designingenieur benötigt.

Vor dem eigentlichen Leiterplattenlayout, Folgende Probleme müssen zuerst gelöst werden. These problems will affect the circuit board you are designing (or considering designing) in most cases. Wenn die Anzahl der Leiterplatten groß ist, das ist sehr wertvoll. Einige Projektgruppen haben große Autonomie bei der Bestimmung der Anzahl der Leiterplattenschichten, während andere Projektgruppen nicht, so ist es sehr wichtig, ihre Position zu kennen. Die Kommunikation mit Fertigungs- und Kostenanalyseingenieuren kann den Kaskadierungsfehler der Leiterplatte bestimmen, was auch eine gute Gelegenheit ist, die Fertigungstoleranz der Leiterplatte zu entdecken.

All diese Informationen können in der Vorverdrahtungsphase verwendet werden. Basierend auf den oben genannten Daten können Sie die Kaskade wählen. Bitte beachten Sie, dass fast jede Leiterplatte, die in eine andere Leiterplatte oder Backplane eingelegt wird, Dickenanforderungen hat, und die meisten Leiterplattenhersteller haben feste Dickenanforderungen für die verschiedenen Arten von Schichten, die sie herstellen können, was die endgültige Ebene stark begrenzt Die Anzahl der Verbindungen. Sie können eng mit dem Hersteller zusammenarbeiten, um die Anzahl der Kaskaden festzulegen.

Das Impedanzkontrollwerkzeug sollte verwendet werden, um den Zielimpedanzbereich verschiedener Schichten zu generieren, unter Berücksichtigung der vom Hersteller vorgegebenen Fertigungstoleranz und des Einflusses benachbarter Verdrahtungen. Idealerweise sollten für die Signalintegrität alle Hochgeschwindigkeitsknoten mit der inneren Schicht der Impedanzkontrolle (z. B. Stripline) verbunden sein, aber in Wirklichkeit müssen Ingenieure oft die äußere Schicht verwenden, um die Verwendung aller oder eines Teils der Hochgeschwindigkeitsknoten zu erreichen. Um den SI zu optimieren und die Leiterplatte entkoppelt zu halten, sollten die Erdungs-/Leistungsebenen möglichst paarweise platziert werden. Wenn Sie nur ein Paar Boden-/Kraftflugzeuge haben können, werden Sie dort sein. Wenn überhaupt keine Leistungsebene vorhanden ist, können SI-Probleme per Definition auftreten.

Bevor Sie den Rückweg für undefinierte Signale definieren, können Sie auch Situationen begegnen, in denen es schwierig ist, die Leistung der Leiterplatte zu simulieren oder zu simulieren. 4Cross- und Impedanzsteuerung Kopplung von benachbarten Signalleitungen verursacht Übersprechen und ändert die Impedanz der Signalleitung. Die Kopplungsanalyse benachbarter paralleler Signalleitungen kann den "sicheren" oder erwarteten Abstand (oder parallele Verdrahtungslänge) zwischen Signalleitungen oder zwischen verschiedenen Signalleitungen bestimmen. Zum Beispiel, um das Übersprechen zwischen Takt- und Datensignalknoten auf 100mV zu begrenzen, aber um die Signalleitungen parallel zu halten, können Sie berechnen oder simulieren, um den minimalen zulässigen Abstand zwischen Signalen auf einer bestimmten Verdrahtungsschicht zu finden. Wenn das Design Knoten enthält, die für Impedanz wichtig sind (oder Takte oder dedizierte Hochgeschwindigkeitsspeicherarchitekturen), muss das Routing auf einer Schicht (oder mehreren Schichten) platziert werden, um die erforderliche Impedanz zu erhalten. 5 Wichtige Hochgeschwindigkeits-Knotenverzögerungen und Zeitverzögerungen Es ist ein Schlüsselfaktor, der beim Taktrouting berücksichtigt werden muss. Aufgrund strenger Timing-Anforderungen muss der Knoten normalerweise Endgeräte verwenden, um die beste SI-Qualität zu erreichen.

Um diese Knoten im Voraus zu identifizieren, planen Sie die Zeit ein, die erforderlich ist, um die Platzierung und das Routing der Komponenten anzupassen, um den Zeiger an das Signalintegritätsdesign anzupassen. 6. Die Wahl der Leiterplattentechnologie und der verschiedenen Antriebstechnik ist für verschiedene Aufgaben geeignet. Ist das Signal Punkt-zu-Punkt oder etwas mehr? Ist der Signalausgang von der Platine oder wird er auf derselben Platine gelassen? Was ist die zulässige Zeitverzögerung und Geräuschtoleranz? Als allgemeiner Standard für das Design der Signalintegrität gilt: Je langsamer die Umwandlungsgeschwindigkeit, desto besser die Signalintegrität. Es gibt keinen Grund für eine 50MHZ Uhr, eine 500PS Anstiegszeit zu verwenden.

Das 2-3NS Schwingfrequenz-Steuergerät ist schnell genug, um die Qualität des SI sicherzustellen und die Probleme der synchronen Ausgangsschaltung (SSO) und elektromagnetischen Verträglichkeit (EMV) zu lösen. In der neuen FPGA programmierbaren Technologie oder dem benutzerdefinierten ASIC findet sich die Überlegenheit der Antriebstechnik. Mit diesen benutzerdefinierten (oder semi-anpassbaren) Geräten können Sie viel Raum haben, um Antriebsamplitude und Geschwindigkeit zu wählen.

Erfüllen Sie zu Beginn des Designs die FPGA (oder ASIC) Designzeitanforderungen und bestimmen Sie die geeigneten Ausgabeoptionen einschließlich Pin-Auswahl (wenn möglich). In dieser Entwurfsphase wird vom IC-Lieferanten ein geeignetes Simulationsmodell bezogen.

Um die SI-Simulation effektiv abzudecken, benötigen Sie einen SI-Simulator und ein entsprechendes Simulationsmodell (wahrscheinlich ein IBIS-Modell).

Schließlich sollten Sie in der Vorverdrahtungs- und Routingphase eine Reihe von Entwurfsrichtlinien festlegen, einschließlich: Zielschichtimpedanz, Verdrahtungsabstand, bevorzugte Gerätetechnologie, Schlüsselknotentopologie und Terminierungsplanung.

7 Der grundlegende Prozess der Vorverdrahtung in der Vorverdrahtungsstufe SI-Programmierung muss zuerst den Bereich der Eingangsparameter (Antriebsamplitude, Impedanz, Nachlaufgeschwindigkeit) und möglichen topologischen Bereich (minimale/maximale Länge, kurze Länge usw.) definieren und dann jede mögliche Simulation ausführen Kombinieren, die Timing- und SI-Simulationsergebnisse analysieren und schließlich einen akzeptablen Wertebereich finden. Als nächstes wird der Arbeitsbereich als die Verdrahtungsbeschränkungen der Leiterplattenverdrahtung interpretiert. Verschiedene Softwaretools können verwendet werden, um diese Art der "Bereinigung" Vorbereitung durchzuführen, und das Verdrahtungsprogramm kann diese Verdrahtungsbeschränkung automatisch verarbeiten.

SI simulation check after wiring will allow systematic destruction (or change) of design rules, aber dies ist nur aus Kostengründen oder strengen Verdrahtungsanforderungen notwendig. 9. Die oben genannten Maßnahmen können die Qualität des SI-Designs der Leiterplatte sicherstellen. Nach der Montage der Leiterplatte, Es ist noch notwendig, die Leiterplatte auf der Testplattform zu platzieren, use an oscilloscope or TDR (time domain reflector) to measure, und vergleichen Sie die tatsächliche Leiterplatte mit dem erwarteten Ergebnis der Simulation Vergleichen. Es gibt viele Artikel über die Modellauswahl. Ingenieure, die eine statische Zeitüberprüfung durchführen, haben möglicherweise bemerkt, dass obwohl alle Daten aus dem Gerätedatenblatt abgerufen werden können, Es ist immer noch schwierig, ein Modell zu bauen. Im Gegensatz zum SI-Simulationsmodell, das Modell ist einfach zu konstruieren, aber die Modelldaten sind schwer zu erhalten. Im Wesentlichen, Die einzige zuverlässige Quelle für SI-Modelldaten ist der IC-Lieferant, der eine stillschweigende Zusammenarbeit mit dem Konstrukteur aufrechterhalten muss. Der IBIS-Modellstandard bietet einen konsistenten Datenträger, aber die Etablierung des IBIS-Modells und seine Qualitätssicherung sind kostspielig. IC-Anbieter müssen weiterhin die Marktnachfrage für diese Investition fördern, und die Leiterplattenhersteller kann die einzige sein und der Markt.