Leiterplattentechnisch - DFM sollte nicht auf den Chip beschränkt sein, PCB braucht es mehr

Obwohl es viele Streitigkeiten über den Wert gibt, Definition, Variabilität, und technology of design for manufacturability (DFM), alle Probleme basieren auf Chips. Natürlich, wenn wir anfangen, 45- und 32-Nanometer-Designs zu betrachten, Chip DFM ist eine kritische Anforderung. Allerdings, Der Fokus auf Chip DFM hat einen wichtigeren technischen Bedarf übersehen: DFM für Leiterplatten.

Wir alle wissen, dass auch wenn der Siliziumchip 100% perfekt ist, if any component of the chip-to-chip communication link (such as package, Verbinder or circuit board) is damaged, Das Zielsystem funktioniert möglicherweise immer noch nicht ordnungsgemäß. Viele Verpackungen, connector, and Leiterplattenlieferanten Kann von Systemdesignern angetrieben werden, um ihre Verarbeitungstoleranzen zu kontrollieren.

Sofern jedoch nicht alle Lieferanten einstimmig die Spezifikationen festigen, kann ein Stecker mit einer Toleranz von plus oder minus 5% für ein System mit einer Toleranz von plus oder minus 10% auf der Leiterplatte möglicherweise nicht wirksam sein. Um das Systemdesign zu optimieren, müssen Designer die Kausalität jeder Komponente untersuchen. Bisher haben wir keine DFM-Tools, um solche Designprobleme zu lösen.

In der Planungsphase vor dem Layout können Highspeed-System- oder Signalintegritätsingenieure normalerweise nur begrenzte Spice-Simulationen durchführen. Damit das System normal funktioniert, müssen die Randbedingungen simuliert werden, die alle Bearbeitungstoleranzen abdecken können.

Zum Beispiel können Änderungen in der Metalllinienbreite, der dielektrischen Stapelhöhe, der dielektrischen Konstante und der Verlusttangente innerhalb der Leiterplatte alle Impedanz und Dämpfung beeinflussen. Allerdings können nur Ingenieure in größeren Unternehmen über die Ressourcen verfügen, ihre eigenen Skripte anzupassen, um Tausende von Simulationsaufgaben auszuführen und dann die Ergebnisse zu verarbeiten. Trotzdem gibt es noch keinen klar definierten Standard, nach dem Variablen gescannt werden sollen.

Der offensichtlichste Mangel ist das Grenzmodell des Gehäuses und des Steckers. Bei Hochgeschwindigkeitsdesigns lassen sich diese Modelle nur durch frequenzbezogene S-Parameter präzise definieren. Allerdings bieten nur sehr wenige Anbieter gute S-Parameter Modelle an, geschweige denn Grenzmodelle über einen weiten Frequenzbereich.

In der Nachlayout-Verifikation sind präzise Extraktion und Simulation komplexer Leiterplatten erforderlich, um detaillierte Ecken und Biegungen zu berechnen. Es stehen jedoch fast keine Werkzeuge zur Verfügung.

Offensichtlich ist eine gemeinsame PCB-Design- und Verifizierungsmethode erforderlich. Also, was brauchen wir?

Konzentrieren wir uns auf zwei große Bereiche. Für das Pre-Layout-Design ist es beispielsweise besser, einen GUI-gesteuerten Schaltplan-Eingabeeditor zu haben, so dass der Designer die Änderungen jeder Komponente leicht eingeben, die Ergebnisse simulieren und verarbeiten und die Generierung und Auswirkung jeder Variablen melden kann.

Zur Überprüfung nach dem Layout müssen DFM-Tools in der Lage sein, das Layout automatisch an die Randbedingungen anzupassen, einen schnellen Vollwellenextraktor zum Extrahieren parasitärer Parameter zu verwenden und I/O-Transistor-Grenzmodelle in der Schaltungssimulation zu verwenden.

Nur wenn Designer Arbeitstoleranzen bei Design und Verifizierung berücksichtigen, können sie sagen, dass sie Design für Herstellbarkeit gemacht haben. Erst wenn der Werkzeuglieferant erkennt, dass der Chip nur ein Teilsystem ist – etwa ein Teil der Leiterplatte, dann kann DFM letztlich für den Kunden, der das Endprodukt entwickelt, wirklich relevant sein.

DFM untersucht hauptsächlich die Beziehung zwischen den physikalischen Eigenschaften des Produkts selbst und den verschiedenen Teilen des Fertigungssystems, und verwenden Sie es im Produktdesign, um die gesamte Leiterplattenherstellungssystem zur Gesamtoptimierung und Standardisierung zur Kostensenkung, Produktionszeit verkürzen, Verbesserung der Herstellbarkeit und Arbeitseffizienz der Produkte.