Leiterplattentechnisch - PCB Design Technologie basierend auf High-Speed FPGA

Wenn Hochgeschwindigkeits-PCB Design kann so einfach wie das Verbinden von Schaltplanknoten und so schön sein, wie Sie auf einem Computermonitor sehen können, es wird eine wunderbare Sache sein. Allerdings, es sei denn, Designer sind neu im PCB-Design, oder extrem glücklich sind, Das tatsächliche PCB-Design ist normalerweise nicht so einfach wie das SchaltungsDesign, an dem sie beteiligt sind. Bevor das Design endlich normal funktionieren kann und jemand die Leistung bestätigt, Leiterplattendesigner stehen vor vielen neuen Herausforderungen. Dies ist der aktuelle Status von Hochgeschwindigkeits-PCB Design-Design-Regeln und Design-Richtlinien entwickeln sich weiter. Wenn du Glück hast, sie/Sie werden eine erfolgreiche Lösung bilden.

Die überwiegende Mehrheit der Leiterplatten sind Schaltplaner, die mit dem Arbeitsprinzip und dem gegenseitigen Einfluss von Leiterplatten-Geräten und verschiedenen Datenübertragungsstandards, die den Ein- und Ausgang der Leiterplatte bilden, vertraut sind. Das Ergebnis der gegenseitigen Zusammenarbeit zwischen professionellen Layoutdesignern darüber, was nach der Umwandlung in Kupferdraht passieren wird. Normalerweise ist es der Schaltplaner, der für den Erfolg oder den Ausfall der endgültigen Leiterplatte verantwortlich ist. Je mehr ein Schaltplaner jedoch über exzellente Layouttechniken weiß, desto mehr Möglichkeiten gibt es, größere Probleme zu vermeiden.

Wenn das Design FPGAs mit hoher Dichte enthält, werden viele Herausforderungen vor den gut gestalteten Schaltplan gestellt. Dazu gehören Hunderte von Ein- und Ausgangsanschlüssen, Betriebsfrequenzen über 500MHz (können in einigen Ausführungen höher sein) und Lötballneigungen bis zu einem halben Millimeter, die alle unerwünschte Interferenzen zwischen den Konstruktionseinheiten verursachen. Gegenseitiger Einfluss.

Gleichzeitiges Schaltgeräusch

Um das Klingeln und Übersprechen auf Hochgeschwindigkeits-Datenleitungen zu lösen, ist die Umstellung auf Differenzsignale ein guter erster Schritt. Da eine Leitung auf dem Differenzialpaar das Sinkenende ist und die andere den Quellstrom liefert, kann sie den induktiven Effekt grundlegend eliminieren. Wenn ein Differentialpaar verwendet wird, um Daten zu übertragen, da der Strom lokal bleibt, hilft es, das "Bounce"-Rauschen zu reduzieren, das durch den induzierten Strom im Rückweg erzeugt wird. Für Funkfrequenzen bis zu Hunderten von MHz oder sogar mehreren GHz zeigt die Signaltheorie, dass die maximale Signalleistung übertragen werden kann, wenn die Impedanz angepasst wird. Wenn die Übertragungsleitung nicht gut aufeinander abgestimmt ist, treten Reflexionen auf, und nur ein Teil des Signals wird vom Sender zum Empfangsgerät gesendet, während andere Teile zwischen dem Sender und dem Empfänger hin und her springen. Die Qualität der differentiellen Signalimplementierung auf der Leiterplatte wird einen großen Einfluss auf die Impedanzanpassung (und andere Aspekte) haben.

Differential Trace Design

Differential Trace Design basiert auf dem Prinzip der Leiterplatte mit kontrollierter Impedanz. Das Modell ist ein bisschen wie ein Koaxialkabel. Auf einer Leiterplatte mit kontrollierter Impedanz, Die Metallebene kann als Abschirmschicht verwendet werden, der Isolator ist ein FR4 Laminat, and the conductors are signal trace pairs (see Figure 1). Die durchschnittliche dielektrische Konstante von FR4 liegt zwischen 4.2 und 4.5. Weil der Herstellungsfehler nicht bekannt ist, Es kann zu Überätzungen des Kupferdrahts führen, die letztendlich Impedanzfehler verursachen. Die genaueste Methode zur Berechnung der Impedanz von Leiterplatten-Spuren is to use a field analysis program (usually two-dimensional, sometimes three-dimensional), Das erfordert die Verwendung finiter Elemente, um Maxwells Gleichungen für die gesamte Leiterplatte in Chargen direkt zu lösen. Die Software kann EMI-Effekte basierend auf Spurabständen analysieren, Linienbreite, Liniendicke, und die Höhe der Isolierschicht.

Entkopplungs- und Bypass-Kondensatoren

Ein weiterer wichtiger Aspekt, um festzustellen, ob die tatsächliche PCB-Leistung den Erwartungen entspricht, muss durch Hinzufügen von Entkopplungs- und Bypass-Kondensatoren kontrolliert werden. Das Hinzufügen von Entkopplungskondensatoren hilft, die Induktivität zwischen der Stromversorgung der Leiterplatte und der Masseebene zu reduzieren und hilft, die Impedanz von Signalen und ICs überall auf der Leiterplatte zu steuern. Der Bypass-Kondensator sorgt für eine saubere Stromversorgung des FPGA (Bereitstellung einer Ladebank). Die traditionelle Regel ist, dass Entkopplungskondensatoren überall dort platziert werden sollten, wo PCB-Verdrahtung bequem ist, und die Anzahl der FPGA-Leistungspins bestimmt die Anzahl der Entkopplungskondensatoren. Die ultrahohe Schaltgeschwindigkeit des FPGA brach dieses Stereotyp jedoch vollständig.

In einem typischen FPGA-Board-Design bietet der Kondensator, der der Stromversorgung am nächsten ist, eine Frequenzkompensation für Laststromänderungen. Um eine niederfrequente Filterung zu gewährleisten und ein Absinken der Versorgungsspannung zu verhindern, werden große Entkopplungskondensatoren eingesetzt. Der Spannungsabfall ist auf eine Verzögerung im Ansprechen des Spannungsreglers beim Starten der Designschaltung zurückzuführen. Solche großen Kondensatoren sind normalerweise Elektrolytkondensatoren mit gutem Niederfrequenzgang, und ihr Frequenzgang reicht von DC bis zu mehreren hundert kHz.

Jede FPGA-Ausgangsänderung erfordert das Laden und Entladen der Signalleitung, die Energie benötigt. Die Funktion des Bypass-Kondensators besteht darin, lokale Energiespeicherung in einem breiten Frequenzbereich bereitzustellen. Zusätzlich wird ein kleiner Kondensator mit einer Induktivität kleiner Serien benötigt, um Hochgeschwindigkeitsstrom für Hochfrequenztransienten bereitzustellen. Der große Kondensator mit langsamem Ansprechverhalten liefert weiterhin Strom, nachdem die Energie des Hochfrequenzkondensators verbraucht ist.

Generell sollte die Verdrahtung des Entkopplungskondensators absolut kurz sein, einschließlich des vertikalen Abstandes im Durchgang. Selbst eine leichte Erhöhung erhöht die Induktivität des Drahtes und verringert dadurch den Effekt der Entkopplung.

Andere Technologien

Mit steigenden Signalgeschwindigkeiten wird es immer schwieriger, Daten einfach auf der Leiterplatte zu übertragen. Einige andere Techniken können verwendet werden, um die Leistung der Leiterplatte weiter zu verbessern.

Die erste und offensichtlichste Methode ist das einfache Gerätelayout. Es ist gesunder Menschenverstand, den kürzesten und direktesten Weg für die kritischsten Verbindungen zu entwerfen, aber unterschätzen Sie das nicht. Da die einfachste Strategie die besten Ergebnisse erzielen kann, warum sich die Mühe machen, das Signal auf dem Board anzupassen?

Eine fast ebenso einfache Methode ist, die Breite der Signalleitung zu berücksichtigen. Wenn die Datenrate so hoch wie 622MHz oder höher ist, wird der Hauteffekt der Signalleitung prominenter. Wenn der Abstand lang ist, bilden die sehr dünnen Spuren auf der Leiterplatte (wie 4 oder 5 Mils) eine große Dämpfung für das Signal, genau wie ein Tiefpassfilter ohne entworfene Dämpfung, variiert seine Dämpfung mit der Frequenz steigt und steigt. Je länger die Backplane, desto höher die Frequenz und desto breiter sollte die Signallinie sein. Bei Backplane-Spuren, die länger als 20 Zoll sind, sollte die Linienbreite 10 oder 12 Mio erreichen.

Normalerweise ist das kritischste Signal auf der Platine das Taktsignal. Wenn die Taktlinie zu lang oder schlecht ausgelegt ist, verstärkt sie Jitter und Offset stromabwärts, insbesondere wenn die Geschwindigkeit steigt. Sie sollten vermeiden, mehrere Schichten zur Übertragung von Uhren zu verwenden und keine Durchkontaktierungen auf der Taktleitung haben, da Durchkontaktierungen Impedanzänderungen und Reflexionen erhöhen. Wenn die innere Schicht verwendet werden muss, um die Uhr auszulegen, sollten die oberen und unteren Schichten Bodenebenen verwenden, um die Verzögerung zu reduzieren. Wenn das Design FPGA PLL verwendet, erhöht das Rauschen auf der Leistungsebene den PLL Jitter. Wenn dies kritisch ist, können Sie eine "Power Island" für die PLL erstellen. Diese Insel kann eine dickere Ätzung in der Metallebene verwenden, um die analoge PLL-Stromversorgung von der digitalen Stromversorgung zu isolieren.

Schließlich und eine der besten Methoden ist es, sich auf die Referenzplatine des FPGA-Herstellers zu beziehen. Die meisten Hersteller werden die Quelllayoutinformationen der Referenzplatine bereitstellen, obwohl spezielle Anwendungen aufgrund privater Informationsprobleme erforderlich sein können. Diese Leiterplatten enthalten in der Regel Standard-Hochgeschwindigkeits-I/O-Schnittstellen, da FPGA-Hersteller diese Schnittstellen bei der Charakterisierung und Zertifizierung ihrer Geräte verwenden müssen. Beachten Sie jedoch, dass diese Leiterplatten in der Regel für mehrere Zwecke ausgelegt sind und möglicherweise nicht genau den spezifischen Designanforderungen entsprechen. Trotzdem können sie als Ausgangspunkt für die Erstellung von Lösungen genutzt werden.

Zusammenfassung dieses Artikels

Natürlich, Dieser Artikel spricht nur über einige grundlegende Konzepte. Jedes der hier behandelten Themen kann in der Länge des gesamten Buches diskutiert werden. Der Schlüssel ist, herauszufinden, was das Ziel ist, bevor Sie viel Zeit und Mühe in Leiterplattenlayout design. Sobald das Layout Design abgeschlossen ist, Das Redesign wird viel Zeit und Geld verbrauchen, auch wenn die Breite der Spur leicht angepasst ist. Sie können sich nicht darauf verlassen Leiterplattenlayout Ingenieure, um ein Design zu erstellen, das die tatsächlichen Bedürfnisse erfüllen kann. Der Schaltplaner muss immer eine Anleitung geben, kluge Entscheidungen treffen, und Verantwortung für den Erfolg der Lösung übernehmen.