Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
Leiterplattentechnisch

Leiterplattentechnisch - Analyse der Übersprechungsunterdrückung im Small Pitch QFN Paket PCB Design

Leiterplattentechnisch

Leiterplattentechnisch - Analyse der Übersprechungsunterdrückung im Small Pitch QFN Paket PCB Design

Analyse der Übersprechungsunterdrückung im Small Pitch QFN Paket PCB Design

2021-10-08
View:425
Author:Downs

I. Einleitung

Mit dem Entwicklungstrend des High-Speed- und High-Density-Schaltungsdesigns, QFN-Pakete wurden mit 0 angewendet.5mm oder sogar kleinere Tonhöhe. Das Problem des Übersprechens im Leiterplatten-Spuren Einführung von QFN-verpackten Geräten mit kleinem Pitch ist immer prominenter geworden, wenn die Übertragungsrate steigt. Für Hochgeschwindigkeitsanwendungen von 8Gbps und höher, Es sollte darauf geachtet werden, solche Probleme zu vermeiden und mehr Spielraum für digitale Hochgeschwindigkeitsverbindungen zu schaffen. Dieser Artikel analysiert die Methode zur Unterdrückung von Übersprechen, die durch das Small-Pitch QFN-Paket eingeführt wurde. PCB-Design, und liefert eine Referenz für diese Art von Design.

2. Problemanalyse

In PCB-Design, QFN-verpackte Geräte fächern normalerweise über Microstrip-Leitungen aus der TOP- oder BOTTOM-Schicht heraus. Für das kleine QFN-Paket, Es ist notwendig, auf den Abstand zwischen den Mikrostreifenlinien und die Länge der Parallelfahrlinie im Lüfterbereich zu achten.

Leiterplatte

Die Linienbreite/Linienabstand der Differenzlinie ist: 8/10, der Linienabstand beträgt 7 mils von der Referenzschicht, und die Platine ist FR4.

Aus den Simulationsergebnissen ist ersichtlich, dass selbst bei kurzen parallelen Leitungen der Nah-End-Übersprechen des Differenzports D1 bis D2 -40dB bei 5GHz, -32dB bei 10GHz und der Fern-Übersprechen -40dB bei 15GHz überschreitet. Für 10Gbps und höher Anwendungen muss hier das Übersprechen optimiert werden, um das Übersprechen unter -40dB zu steuern.

Drei, Analyse des Optimierungsplans

Für das PCB-Design besteht eine direktere Optimierungsmethode darin, eng gekoppelte Differentialspuren zu verwenden, den Leiterbahnabstand zwischen Differentialpaaren zu erhöhen und den parallelen Verfahrabstand zwischen Differentialpaaren zu verringern.

Aus den optimierten Simulationsergebnissen kann gesehen werden, dass die Verwendung von enger Kopplung und Erhöhung des Abstands zwischen Differenzpaaren das Nah-End-Übersprechen zwischen Differenzpaaren um 4.8~6.95dB im Frequenzbereich von 0~20G reduzieren kann. Das Übersprechen des Fernen Endes wird um etwa 1.7~5.9dB im Frequenzbereich von 5G~20G reduziert.

Neben der Vergrößerung des Abstandes zwischen den Differentialpaaren und der Verringerung des Parallelabstandes beim Routing, können wir auch den Abstand zwischen der Differentialgleitungsschicht und der Referenzebene anpassen, um Übersprechen zu unterdrücken. Je näher sie an der Referenzebene ist, desto besser ist es, Übersprechen zu unterdrücken. Basierend auf der eng gekoppelten Routing-Methode haben wir den Abstand zwischen der TOP-Schicht und ihrer Referenzschicht von 7 mil auf 4 mil angepasst.

Es ist erwähnenswert, dass sich, wenn wir den Abstand zwischen der Spur und der Referenzebene justieren, auch die Impedanz der Differenzlinie ändert, und die Differenzspur muss angepasst werden, um die Zielimpedanzanforderungen zu erfüllen. Wenn der Abstand zwischen dem SMT-Pad des Chips und der Referenzebene kleiner wird, wird die Impedanz auch geringer. Es ist notwendig, die Referenzebene des SMT-Pads auszuhöhlen, um die Impedanz des SMT-Pads zu optimieren. Die spezifische Größe der Aushöhlung muss anhand der Stapelsituation durch Simulation ermittelt werden.

Es kann von den Simulationsergebnissen gesehen werden, dass nach dem Einstellen des Abstandes zwischen der Spur und der Bezugsebene, unter Verwendung der engen Kopplung und der Erhöhung des Abstandes zwischen den Differenzpaaren das Nah-End-Übersprechen zwischen den Differenzpaaren um 8.8~12.3 im Frequenzbereich von 0~20G verringern kann. dB. Das Übersprechen des fernen Endes wird durch 2.8~9.3dB im Bereich von 0~20G reduziert.

Viertens, die Schlussfolgerung

Durch Simulationsoptimierung, Wir können das Nah-End-Differenzial Übersprechen reduzieren, das durch das kleine QFN-Paket auf der PCB durch 8~12dB, und das Fernübersprechen durch 3~9dB, Mehr Spielraum für den Hochgeschwindigkeits-Datenübertragungskanal. Die in diesem Artikel involvierte Methode der Übersprechenunterstützung kann bei der Formulierung umfassend berücksichtigt werden. PCB Verdrahtungsregeln und Stapeln, und vermeiden Sie das Risiko von Übersprechen, das durch das QFN-Paket mit kleiner Tonhöhe in der Frühphase verursacht wird. PCB-Design.