Leiterplattentechnisch - Zusammenfassung von acht Missverständnissen von PCB Design Engineers

Wir stellen oft fest, dass einige Regeln oder Prinzipien, die wir für selbstverständlich halten, oft Fehler enthalten. Elektroniker werden solche Beispiele auch im PCB-Design haben. Im Folgenden sind acht Missverständnisse zusammengefasst, die von einem PCB-Konstruktionsingenieur zusammengefasst wurden.

Phänomen 1: Die PCB-Design-Anforderungen dieser Platine sind nicht hoch, verwenden Sie also ein dünneres Gewinde und ordnen Sie es automatisch an.

Kommentar: Automatische Verdrahtung nimmt zwangsläufig eine größere Leiterplattenfläche ein und produziert gleichzeitig viele Male mehr Durchkontaktierungen als manuelle Verdrahtung. In einer großen Charge von Produkten ist der Faktor, den Leiterplattenhersteller für die Preisreduzierung berücksichtigen, die Leitungsbreite zusätzlich zu Geschäftsfaktoren. Und die Anzahl der Durchgänge, die jeweils die Ausbeute der Leiterplatte und die Anzahl der verbrauchten Bohrer beeinflussen, was die Kosten des Lieferanten spart und einen Grund für die Preissenkung findet.

Phänomen 2: Diese Bussignale werden alle von Widerständen gezogen, also fühle ich mich erleichtert.

Kommentar: Es gibt viele Gründe, warum Signale auf und ab gezogen werden müssen, aber nicht alle müssen gezogen werden. Der Pull-up- und Pull-down-Widerstand zieht ein einfaches Eingangssignal, und der Strom ist weniger als zehn Mikroampere, aber wenn ein angetriebenes Signal gezogen wird, erreicht der Strom den Milliamp-Pegel. Wenn der isolierte 244/245 Bus und andere Signale hochgezogen werden, werden einige Watt des Stromverbrauchs auf diesen Widerständen verbraucht.

Phänomen 3: Wie geht man mit diesen ungenutzten I/O Ports von CPU und FPGA um? Lass es zuerst leer sein, und rede später darüber.

Kommentar: Wenn der ungenutzte I/O-Port schwebend bleibt, kann es zu einem Eingangssignal werden, das aufgrund von kleinen Störungen von außen wiederholt oszilliert, und der Stromverbrauch von MOS-Geräten hängt grundsätzlich von der Anzahl der Flips der Gate-Schaltung ab. Wird er hochgezogen, hat jeder Pin auch einen Mikroamperstrom, so dass der beste Weg ist, ihn als Ausgang einzustellen (natürlich können keine anderen Signale mit Antrieb nach außen angeschlossen werden)

Phänomen 4: Es sind so viele Türen in diesem FPGA übrig, so dass Sie so viel spielen können, wie Sie möchten.

Kommentar: Der Stromverbrauch von FGPA ist direkt proportional zur Anzahl der verwendeten Flip-Flops und der Anzahl der Flips. Daher kann der Stromverbrauch des gleichen FPGA-Typs bei verschiedenen Schaltungen und unterschiedlichen Zeiten um das 100-fache variieren. Die Minimierung der Anzahl der Flip-Flops für schnelles Flippen ist der grundlegende Weg, den FPGA-Stromverbrauch zu reduzieren.

Phänomen 5: Der Stromverbrauch dieser kleinen Chips ist sehr niedrig, so dass es keine Notwendigkeit gibt, zu berücksichtigen.

Kommentar: Es ist schwierig, den Stromverbrauch des internen Chips zu bestimmen, der nicht zu kompliziert ist. Sie wird hauptsächlich durch den Strom auf dem Stift bestimmt. Ein ABT16244 verbraucht weniger als 1 mA ohne Last, aber sein Indikator ist jeder Pin. Es kann eine Last von 60 mA antreiben (wie zum Beispiel einen Widerstand von Dutzenden Ohms), das heißt, der maximale Stromverbrauch einer Volllast kann 60*16=960mA erreichen, natürlich ist nur der Stromversorgungsstrom so groß, und die Wärme fällt auf die Last.

Phänomen 6: Der Speicher hat so viele Steuersignale. Mein Board braucht nur die OE- und WE-Signale zu verwenden. Die Chipauswahl sollte geerdet sein, damit die Daten während des Lesevorgangs viel schneller herauskommen.

Kommentar: Der Stromverbrauch der meisten Speicher, wenn die Chipauswahl gültig ist (unabhängig von OE und WE), wird mehr als 100-mal größer sein als wenn die Chipauswahl ungültig ist, daher sollte CS verwendet werden, um den Chip so weit wie möglich zu steuern, und solange andere Anforderungen erfüllt sind. Es ist möglich, die Breite des Chipauswahlimpulses zu verkürzen.

Phänomen 7: Warum haben diese Signale Überschuss? Solange sie gut aufeinander abgestimmt sind, können sie eliminiert werden.

Kommentar: Bis auf ein paar spezifische Signale (wie 100BASE-T, CML) haben sie alle Überschuss. Solange sie nicht sehr groß sind, müssen sie nicht unbedingt aufeinander abgestimmt werden. Selbst wenn sie zueinander passen, passen sie nicht unbedingt zu den Besten. Zum Beispiel ist die Ausgangsimpedanz von TTL kleiner als 50 Ohms und einige sogar 20 Ohms. Wenn ein solcher großer übereinstimmender Widerstand verwendet wird, ist der Strom sehr groß, der Stromverbrauch ist inakzeptabel, und die Signalamplitude ist zu klein, um verwendet zu werden. Außerdem ist die Ausgangsimpedanz eines allgemeinen Signals bei der Ausgabe eines hohen Pegels und der Ausgabe eines niedrigen Pegels nicht gleich, und es gibt keine Möglichkeit, eine vollständige Übereinstimmung zu erzielen. Daher kann die Übereinstimmung von TTL, LVDS, 422 und anderen Signalen akzeptabel sein, solange der Überschuss erreicht wird.

Phänomen 8: Die Reduzierung des Stromverbrauchs ist eine Angelegenheit des Hardware-Personals und hat nichts mit Software zu tun.

Kommentar: Im PCB-Leiterplattendesign ist die Hardware nur eine Bühne, aber die Software ist der Performer. Der Zugriff auf fast jeden Chip auf den Bus und das Kippen jedes Signals werden fast von der Software gesteuert. Wenn die Software die Anzahl der Zugriffe auf den externen Speicher reduzieren kann (Mehrfachverwendung von Registervariablen, häufiger Einsatz von internen CACHE, etc.), rechtzeitige Reaktion auf Interrupts (Interrupts sind oft niedrig aktiv und haben Pull-up Widerstände) und andere spezifische Maßnahmen gegen bestimmte Platinen werden alle einen großen Aufwand zur Verringerung des Stromverbrauchs leisten. Großer Beitrag.