Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
Leiterplattentechnisch

Leiterplattentechnisch - SMT Verarbeitung Lötstellen Qualität und Aussehen Prüfung

Leiterplattentechnisch

Leiterplattentechnisch - SMT Verarbeitung Lötstellen Qualität und Aussehen Prüfung

SMT Verarbeitung Lötstellen Qualität und Aussehen Prüfung

2021-10-06
View:505
Author:Aure

SMT Verarbeesung Lötstellen Qualesät und Aussehen Prüfung




Mes die Weeserentwicklung vauf Technologie, einige elektraufistttttttttttttttttttttttttttch Produkte solche als mobil Telefaufe und Tablette Computer sind Trending in Richtung sein Licht, klein und tragbar. Die elektraufisch Kompaufenten verwendet in SMT-Verarbeesung sind auch werden kleiner. 0(2)0(1) Größe is gegeben stbeesdessen. Wie zu Sicherstellen die Qualesät von Lot Gelenke hat werden ein wichtig Ausgabe für hochpräzise Platzierung. Die Lot Gelenk is verwendet als a Brücke für Löten, und seine Qualesät und Zuverlässigkees bestimmen die Qualesät von elektronisch Produkte. In untere Wörter, in die Produktion Prozess, die Qualität von SMT letztendlich meinwennestiert als die Qualität von Lot Gelenke.

Derzeit hat in der Elektronikindustrie zwar die Foderschung zum blewennreien Lot große Fodertschritte gemacht, aber es hat begonnen, weltweit gefördert und angewendet zu werden, und Umweltschutzfragen haben ebenfalls breite Aufmerksamkeit erhalten. Die Löttechnologie unter Verwendung der Sn-Pb-Lötlegierung ist immer noch die wichtigste Verbindungstechnologie elektronischer Schaltungen.

Eine gute Lötstelle sollte während des Lebenszyklus der Ausrüstung nicht in ihren mechanischen und elektrischen Eigenschaften versagen. Sein Aussehen ist wie folgt:

(1) Vollständige, glatte und glänzende Oberfläche;

(2) Angemessene Menge Lot und Lot decken den Lötteil des Pads und der Leitung vollständig ab, und die Höhe der Komponente ist moderat;

(3) gute Benetzbarkeit; Die Kante der Lötstelle sollte dünn sein, und der Benetzungswinkel zwischen dem Lot und der Oberfläche des Pads sollte kleiner als 300 sein, und dals Maximum sollte 600 nicht überschreiten.

Inhalt der Prüfung des Erscheinungsbildes der SMT-Verarbeitung:

(1) ob die Bauteile fehlen;

(2) ob die Komponenten falsch geklebt sind;

(3) ob ein Kurzschluss voderliegt;

(4) Ob es ein falsches Schweißen gibt; Der Grund für dals falsche Schweißen ist relativ kompliziert.


SMT Verarbeitung Lötstellen Qualität und Aussehen Prüfung


1. Urteil des Schweißens

1. Verwenden Sie spezielle Ausrüstung für Online-Prüfer für Inspektion.

2. Visuell oder AOI Inspektion. Wann it is gefunden dalss dodert is auch wenig Lot in die Lot Gelenk, die Lot Infiltration is arm, oder dodert is a Riss in die Mitte von die Lot Gelenk, or die Oberfläche von die Lot is konvex, or die Lot is nicht kompatibel mit SMD, etc., du muss zahlen Aufmerksamkeit zu it. Sogar a leicht Phänomen kann Ursache versteckt Gefahren. Es sollte be svonort beurteilt ob dort is a Los von false Schweißen Problem. Die Methode von Urteil ist: zu siehe wenn dort sind viele Probleme mit die Lot Gelenke at die gleiche Position on die PCB. Wenn it is nur a Problem on a einzeln PCB, it kann be verursacht von die Lot Paste sein zerkratzt, Stwennt Verfürmung, etc., solche as die gleiche Position on viele PCBs. Dort sind Probleme. Bei dies Zeit, it is wahrscheinlich zu be verursacht von a schlecht Komponente or a Problem mit die Pad.

2. Ursachen und Lösungen des falschen Schweißens

1. Die Pad Design is defekt. Die Existenz von Durchgangslöcher on die Pads is a Major Defekt in PCB-Design. Do nicht Verwendung sie if sie/Sie sind weniger als absolut nichtwendig. Die Durchgangslöcher wird Ursache Lot Verlust und unzureichend Lot; die Abstund und Fläche von die Pads auch Bedarf zu be stundardisiert, sonst die Design sollte be korrigiert as bald as möglich.

2. Die PCBA Brett is oxidiert, dass is, die Pad is schwarz und tut nicht Glanz. Wenn dort is Oxidation, an Radiergummi kann be verwendet zu entfernen die Oxid Ebene zu reproduzieren die hell Licht. Wenn die Leiterplatte is feucht, it kann be getrocknet in a Trocknung Box if it is Verdacht. Die PCB Brett is verschmutzt von Öl Flecken, Schweiß Flecken, etc. Bei dies Zeit, it sollte be gereinigt mit absolut Ealsol.

3. Für Leiterplatten, die mit LotPaste gedruckt wurden, wird die LotPaste zerkratzt und gerieben, was die Menge an LotPaste auf den relevanten Pads reduziert und das Lot unzureichend macht. Es sollte rechtzeitig aufgeholt werden. Die Methode des Make-nach obens kann mit einem Spender nachgeholt oder ein wenig mit Bambusstöcken gepflückt werden.

4. SMD (Oberfläche Einhängen Components) ist von schlechter Qualität, abgelaufen, oxidiert, verformt, was zu virtuellem Löten führt. Das ist ein häufigerer Grund.

(1) Die oxidiert Komponenten sind dunkel und nicht glänzend. Die Schmelzen Punkt von die Oxid Erhöhungen. Bei dies Zeit, it kann be Loted mit mehr als 300 Grad von elektrisch Ferrochrom und Kolophonium-Typ Fluss, aber mit mehr than 200 Grad von SMT Reflow Loting und die Verwendung von weniger korrosiv no-clean Die Lot Paste is schwierig zu Schmelze. Dierefore, die oxidiert SMD is not geeignet for Schweißen mit Reflow Loting Ofen. Wann Kauf Komponenten, du muss siehe if diere is Oxidation, und Verwendung diem in Zeit nach du kaufen diem. In die gleiche Weg, oxidiert Lot Paste kannnot be verwendet.

(2) Oberflächenbefestigungskomponenten mit mehreren Beinen haben kleine Beine und werden leicht unter Einwirkung von äußerer Kraft verformt. Einmal verformt, tritt das Phänomen des fehlenden oder fehlenden Schweißens definitiv auf. Daher ist es notwendig, rechtzeitig vor dem Schweißen sorgfältig zu überprüfen und zu reparieren.