Leiterplattentechnisch - Erhalten Sie PCB-Signalintegrität, nur neun Schritte

Signal Integresät (Signal Inte Körnung, SI) bezieht sich auf zu die Qualesät vauf die Signal auf die Signal Linie, dass isttttttttt, die Fähigkeit vauf die Signal zu antwoderten mit die richtig Timing und Spannung in die Schaltung. Wenn die Signal in die Schaltung kann Reichweite die Empfänger mit die erfoderderlich Timing, Dauer, und Spannung Amplitude, it kann be am bestenimmt dass die Schaltung hbei gut Signal Integrität. Umgekehrt, wenn die Signal kann nicht antwoderten normalerweise, a Signal Integrität Problem tritt auf.

Signal Integrität Probleme kann Ursache or direkt Ursache Signal Verzerrung, Timing Fehler, falsch Daten, Adresse, Steuerung Linien, und System Fehler, und auch Absturz die System. Dies hat werden a sehr bemerkenswert Problem in Hochgeschwindigkeit Produkt Design. Dies Artikel zuerst führt ein die Problem vauf PCB Signal Integrität, dann erklärt die Schritte von PCB Signal Integrität, und Endelich führt ein wie zu Sicherstellen die Signal Integrität von PCB Design.

Probleme mit der PCB-Signalintegrität umfassen

PCB Signal Integrität Probleme hauptsächlich einschließen Signal Reflexion, Übersprechen, Signal Verzögerung, und Timing Fehler.

1. Reflexion: Wenn das Signal auf der Übertragungsleitung übertragen wird, wenn die charakteristische Impedanz der Übertragungsleitung auf der Hochgeschwindigkeits-Leiterplatte nicht mit der Quellimpedanz oder der Lastimpedanz des Signals übereinstimmt, reflektiert sich das Signal und verursacht, dass die Signalwellenfürm überschreitet und unterschreitet. Das Geräusch-Phänomen. Overshoot (Overs Hoot) bezieht sich auf den ersten Peak (oder Tal) eines Signalübergangs, der der Effekt einer zusätzlichen Spannung über dem Leistungspegel oder unter dem Referenzbodenniveau ist;

Undershoot (Undershoot) bezieht sich auf das nächste Tal (oder Gipfel) eines Signalübergangs. Übermäßige Überschwingspannung wirkt sich vont für eine lange Zeit aus, um Schäden am Gerät zu verursachen, Unterschwingen reduziert die Rauschmarge, und Klingeln erhöht die Zeit, die für die Signalstabilisierung erfürderlich ist, und beeinträchtigt dadurch das Systemzeitverhalten.

2. Crosstalk: In PCB, Übersprechen bezieht sich auf zu die unerwünscht Lärm Interferenz verursacht von elektromagnetisch Energie zu angrenzEnde Übertragung Linien durch gegenseitig Kapazität und gegenseitig Induktivität Kupplung wenn die Signal propagiert on die Übertragung Linie. Es is die elektromagnetisch Feld verursacht von unterschiedlich Strukturen. Produziert von die Interaktion in die gleiche Fläche. Gegenseitig Kapazität induziert Kupplung aktuell, die is gerufen kapazitiv Übersprechen; und gegenseitig Induktivität induziert Kupplung Spannung, die is gerufen induktiv Übersprechen. An die PCB, Übersprechen is verwundt zu Spur Länge, Signal Linie Abstund, und die Zustund von die Referenz Boden Flugzeug.

3. Signalverzögerung und Zeitfehler: Das Signal wird auf dem Leiterplattendraht mit einer begrenzten Geschwindigkeit übertragen, und das Signal wird vom treibenden Ende zum empfangenden Ende gesendet, während dem es eine Übertragungsverzögerung gibt. Eine übermäßige Signalverzögerung oder Signalverzögerung kann Zeitfehler und Verwirrung der Funktionen der Logikgeräte verursachen.

Die schnelle digitale Systementwurfsanalyse der Signalintegritätsanalyse kann nicht nur die Leistung des Produkts effektiv verbessern, sondern auch den Produktentwicklungszyklus verkürzen und die Entwicklungskosten senken. Mit der Entwicklung digitaler Systeme in Richtung hoher Geschwindigkeit und hoher Dichte ist es sehr dringend und nichtwendig, dieses Designwerkzeug zu beherrschen.

Bei der kontinuierlichen Verbesserung und Verbesserung des Signalintegritätsanalysemodells und des Berechnungsanalysealgorithmus wird die digitale Systementwurfsmethode, die Signalintegrität für ComputerDesign und -analyse verwendet, weit und umfassend angewendet.

Schritte zur Integrität des PCB-Signals

1. Vorbereitung vor der Konstruktion

Bevor das Design beginnt, müssen wir zuerst die Entwurfsstrategie denken und bestimmen, um Arbeiten wie die Auswahl der Komponenten, die Prozessauswahl und die Kostenkontrolle der Leiterplattenproduktion zu leiten. Was die SI betrifft, ist es notwendig, vorab Forschungsarbeiten durchzuführen, um Planungs- oder Entwurfsrichtlinien zu erstellen, um sicherzustellen, dass die Entwurfsergebnisse keine vonfensichtlichen SI-Probleme, Übersprechen oder Timing-Probleme haben.

2. Das Stapeln von Leiterplatten

Einige Projekt Teams haben zull auzunomy in Bestimmung die Zahl von Leiterplattenschichten, während odiers tun not. Dierefore, it is wichtig zu verstehen wo du sind.

Weitere wichtige Fragen sind: Was sind die zu erwartenden Fertigungszuleranzen? Wie hoch ist die erwartete Isolationskonstante auf der Leiterplatte? Was ist der zulässige Fehler bei Linienbreite und -abstund? Was ist der zulässige Fehler der Dicke und des Abstundes von Masseschicht und Signalschicht? All diese Briefe

Informationen können in der Vorverdrahtungsphate verwendet werden.

Basierend auf den oben genannten Daten können Sie die Kaskade wählen. Beachten Sie, dass fast jede Leiterplatte, die in undere Leiterplatten oder Backplanes eingelegt wird, DickenanfBestellungungen hat, und die meisten Leiterplattenhersteller feste Dickenanforderungen für die verschiedenen Arten von Schichten haben, die sie herstellen können, was die Anzahl der endgültigen Stapel stark einschränkt. Möglicherweise möchten Sie eng mit dem Hersteller zusammenarbeiten, um die Anzahl der Kaskaden zu definieren. Impedanzkontrollwerkzeuge sollten verwendet werden, um Zielimpedanzbereiche für verschiedene Schichten zu generieren, und die vom Hersteller vorgegebenen Fertigungszuleranzen und der Einfluss benachbarter Verdrahtungen müssen berücksichtigt werden.

3. Übersprechen und Impedanzsteuerung

Die Kopplung von benachbarten Signalleitungen verursacht Übersprechen und ändert die Impedanz der Signalleitung. Die Kopplungsanalyse benachbarter paralleler Signalleitungen kann den "sicheren" oder erwarteten Abstund (oder parallele Verdrahtungslänge) zwischen Signalleitungen oder zwischen verschiedenen Arten von Signalleitungen bestimmen.

Wenn Sie beispielsweise das Takt-zu-Daten-Übersprechen auf weniger als 100mV begrenzen möchten, aber die Signalspuren parallel halten möchten, können Sie Berechnungen oder Simulationen verwenden, um den minimalen zulässigen Abstund zwischen Signalen auf einer bestimmten Verdrahtungsschicht zu ermitteln. Wenn das Design wichtige Impedanzknoten (oder Uhren oder dedizierte Hochgeschwindigkeitsspeicherarchitektur) enthält, müssen Sie die Verkabelung gleichzeitig auf einer Schicht (oder mehreren Schichten) platzieren, um die gewünschte Impedanz zu erhalten.

4. Wichtige Hochgeschwindigkeitsknoten

Verzögerung und Zeit schief sind Schlüssel faczurs dass muss be in Betracht gezogen in Uhr Routing. BeUrsache von die streng Timing Anforderungen, solche Knoten normalerweise muss Verwendung Beendigung Geräts zu erreichen die best SI Qualität. Diese Knoten sollte be bestimmt in Vorschuss, and die Zeit erforderlich zu justieren Komponente Platzierung and Verkabelung sollte be geplant in order zu justieren die Signal Integrität design Indikatoren.