Leiterplatte Blog - Zuordnung von DIP-Steckstationen und deren Arbeitsinhalt in FR4-Platine

DIP (Double In-line Package) is a kind of circuit assembly technology that places the front of through-hole components on the front of the FR-4 PCB, Die Bauteilstifte passieren die Leiterplatte, und wird durch Wellenlöten und andere Methoden geschweißt und montiert. Das DIP-Verfahren ist einfach der Prozess des Steckschweißens, und seine Stationen können auch in Plug-in unterteilt werden, Inspektion vor dem Ofen, Reparaturschweißen, Fußschnitt, Reinigung, Nachofeninspektion und Hilfsstationen entsprechend dem Prozess. Um Sie wissen zu lassen, wie Sie die DIP-Arbeit besser verwalten und die Produktionseffizienz und Qualität der DIP-Montagelinie verbessern können, Nordic Electronics hat den Abteilungsleiter der DIP-Abteilung des eigenen Werks gebeten, mit Ihnen die Arbeitsposition und die Arbeitsregeln unserer Fabrik zu besprechen.

Zehn Richtlinien für DIP-Plug-in:

1) Use the same method to make FR-4 PCBHerstellungsverfahren und Steckreihenfolge jeder Leiterplatte sind identisch.

2) Wenn es keinen speziellen Auftrag gibt, können zwei Stationen höchstens eine Leiterplatte haben.

3) Außer der ersten Station und der letzten Station sollten Mitarbeiter an anderen Stationen jederzeit eine Leiterplatte behalten.

4) Sofern nicht anders angegeben, stellen Sie ein Produkt auf einmal her.

5) Die Arbeitszeit jeder Leiterplatte ist weniger als 2 Minuten.

6) Es muss von oben links nach unten rechts installiert werden.

7) Nachdem die Teile in einer einzigen Position fertig sind, zählen Sie sie mit den Fingern.

8) Klassifizierung der polaren Teile: polare Teile werden in (oben/links) und (unten/rechts) Kategorien entsprechend Polarität unterteilt und von unterschiedlichem Personal eingefügt, um eine umgekehrte Polarität zu vermeiden.

9) Zuerst zählen und dann einfügen: für kleine und große Teile sind fünf Teile zu gruppieren, und der letzte Teil wird in die letzte Position eingefügt.

10) Stationszertifizierung: Mitarbeiter können nicht arbeiten, bevor sie die Schulung bestanden haben.

Lötstellenschälung tritt häufig beim Durchgangswellenlöten auf, aber auch im SMT Reflow Lötverfahren. Das Phänomen ist, dass es einen Fehler zwischen der Lötstelle und dem Pad gibt. Der Hauptgrund für diese Art von Phänomen ist, dass der Wärmeausdehnungskoeffizient der bleifreien Legierung sich sehr von dem des Substrats unterscheidet, was zu einer zu hohen Belastung im Schälteil der Lötstelle führt, wenn diese fixiert ist. Die nichteutektische Eigenschaft einiger Lötlegierungen ist auch einer der Gründe für dieses Phänomen. Es gibt also zwei Hauptwege, um mit diesem PCB-Problem umzugehen. Eine ist, geeignete Lötlegierung auszuwählen; Die zweite besteht darin, die Kühlgeschwindigkeit so zu steuern, dass die Lötstelle so schnell wie möglich erstarren kann, um eine starke Bindungskraft zu bilden. Zusätzlich zu diesen Methoden, Die Spannungsamplitude kann auch durch Design reduziert werden, das ist, Die Kupferringfläche des Durchgangslochs kann reduziert werden. Eine beliebte Praxis in Japan ist die Verwendung von SMD Pad Design, das ist, Begrenzung der Fläche des Kupferrings durch grüne Öllötmaske. Allerdings, Es gibt zwei unerwünschte Aspekte dieses Ansatzes. Erstens, es ist nicht leicht, das leichte Abisolieren zu sehen; Zweiter, Die Bildung von Lötstellen zwischen SMD-Pad und Grünöl ist aus Sicht der Lebensdauer nicht ideal. Einige Schälphänomene tritt auf der Lötstelle auf, das Rissen oder Rissen genannt wird. Einige Lieferanten in der Industrie denken, dass dieses Problem akzeptabel ist, wenn es auf der Wellenspitze durch-Loch Lötstelle auftritt. Dies liegt hauptsächlich daran, dass der entscheidende Qualitätsteil des Durchgangslochs nicht hier ist. Allerdings, wenn es an Reflow-Lötstellen auftritt, Es sollte als Qualitätsproblem betrachtet werden, unless the degree is very small (similar to wrinkling) in FR-4 PCB.