Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
Die zuverlässigste PCB- und PCBA-Servicefabrik.
Diese Arbeit beschreibt kurz eine Methode, um eine Leiterplatte Design rule checker (DRC) system. Einmal die Leiterplatte Entwurf wird mit Hilfe des Schaltplanerstellungswerkzeugs erhalten, DRC kann ausgeführt werden, um Fehler zu finden, die gegen die Leiterplatte Konstruktionsvorschriften. Diese Vorgänge müssen abgeschlossen sein, bevor die Weiterverarbeitung beginnen kann, Entwickler von Entwicklungsschemata-Generierungswerkzeugen müssen DRC-Tools bereitstellen, die für die meisten leicht zugänglich sind Leiterplatte Designer.
Schreiben Sie Ihre eigenen Leiterplatte Design Rule Checker hat viele Vorteile. Obwohl ein Leiterplatte Design Checker ist nicht so einfach, es ist nicht unerreichbar, weil jede Leiterplatte Designer, der mit bestehenden Programmier- oder Skriptsprachen vertraut ist, reicht aus, um die Leiterplatte design. Die Vorteile dieser Arbeit sind unermesslich. Allerdings, Universalgeräte, die vermarktet werden, sind oft nicht flexibel genug, um spezifische Anforderungen zu erfüllen. Leiterplatte Konstruktionsbedarf. Daher, Kunden müssen neue Feature-Anforderungen an DRC-Tool-Entwickler berücksichtigen, was in der Regel einen gewissen Geldbetrag und Zeit in Anspruch nimmt, insbesondere wenn die Anforderungen ständig aktualisiert werden. Glücklicherweise, Die meisten Tool-Entwickler bieten Kunden eine bequeme Möglichkeit, ihre eigene DRC zu schreiben, um spezifische Anforderungen zu erfüllen. Allerdings, Dieses leistungsstarke Tool wurde nicht allgemein anerkannt oder verwendet. Dieser Artikel bietet einen praktischen Leitfaden zur Verwendung von DRK-Tools, um Vorteile zu erzielen.
Da die DRC den gesamten Schaltplan des Leiterplattendesigns durchlaufen muss, inklusive aller Symbole, jede Nadel, jedes Netz, jedes Attribut, und bei Bedarf eine unbegrenzte Anzahl von "angehängten" Dateien erstellen. Wie in Abschnitt 4 beschrieben.0, die Demokratische Republik Kongo kann geringfügige Abweichungen melden, die gegen die Leiterplatte Konstruktionsvorschriften. Zum Beispiel, Eine der beigefügten Dateien kann alle Entkopplungskondensatoren enthalten, die im PCB-Design verwendet werden. Wenn die Anzahl der Kondensatoren niedriger oder höher als erwartet ist, Es wird eine rote Markierung geben, wo es eine Stromleitung geben kann./dt Problem. Diese Seitendateien können notwendig sein, aber kein kommerzielles DRK-Tool wird notwendigerweise in der Lage sein, sie zu erstellen. Ein weiterer Vorteil der Demokratischen Republik Kongo ist, dass es leicht aktualisiert werden kann, um neue Leiterplatte design features (such as those that may affect Leiterplatte design rules). Darüber hinaus, wenn ausreichende Erfahrungen auf dem Gebiet gesammelt werden, viele weitere Funktionen können implementiert werden. Zum Beispiel, wenn Sie Ihre eigene DRK schreiben können, then you can write your own bill of materials (BOM) creation tool, die spezifischen Benutzeranforderungen besser gerecht werden können, such as how to obtain device "extra hardware" that is not itself part of the schematic database (eg socket, heat sink or screwdriver). Oder Leiterplatte Designer können ihren eigenen Verilog Netlist Analysator schreiben, die volle Flexibilität in der Leiterplatte Designumgebung, So erhalten Sie beispielsweise ein Verilog-Modell oder eine Zeitdatei, die für ein bestimmtes Gerät geeignet ist. In der Tat, da DRC den gesamten Schaltplan des PCB-Designs durchläuft, Alle gültigen Informationen können gesammelt werden, um die Simulation auszugeben und/oder Stückliste erforderlich für PCB-Design Verilog Netlist Analyse. Es wäre weit hergeholt, diese Themen ohne Programmcode zu diskutieren., So werden wir ein Schaltplan-Erfassungstool als Beispiel verwenden. Dieser Artikel verwendet das von Mentor Graphics entwickelte Tool ViewDraw, die an die PADS-Designer Produktlinie angeschlossen ist. Darüber hinaus, wir haben das ViewBase Tool übernommen, Eine Bibliothek vereinfachter C-Routinen, die aufgerufen werden können, um auf die ViewDraw-Datenbank zuzugreifen und darauf zuzugreifen. Verwenden des ViewBase-Werkzeugs, Leiterplatte Designer können leicht C verwenden/C language to write a complete and efficient DRC tool for ViewDraw [2] [3]. Es ist wichtig zu beachten, dass die hier diskutierten Grundprinzipien gleichermaßen auf jedes andere PCB-Diagramm-Tool anwendbar sind.
Input file
Darüber hinaus to the circuit diagram database, Die Demokratische Republik Kongo benötigt auch einige Eingabedateien, die spezifische Situationen beschreiben können, die verarbeitet werden müssen, z.B. automatischer Anschluss an die Leistungsebene mit gültigen Netznamen. Zum Beispiel, wenn das Stromnetz POWER heißt, then the power plane will be automatically connected to the power plane using a backend package device (eg, fwd für ViewDrawLeiterplattes). Unten finden Sie eine Liste von Eingabedateien, die an einem festen globalen Ort platziert werden müssen, damit DRC sie automatisch finden und lesen kann, und dann speichern Sie diese Informationen in DRC zur Laufzeit. Einige Symbole müssen externe Stromleitungspins haben, da diese Symbole nicht mit regulären Stromleitungsebenen verbunden sind. Zum Beispiel, Der VCC-Pin eines ECL-Geräts kann entweder an VCC oder GROUND angeschlossen werden; Der VEE Pin kann mit dem GRUND oder -5 verbunden werden.0V Ebene. In addition, Die Stromleitungsstifte können auch mit dem Filter verbunden werden, bevor die Stromleitungsschicht erreicht wird. Die Stromleitungsstifte sind normalerweise nicht extern am Gerätesymbol angebracht. Stattdessen, an attribute of the symbol (called SIGNAL here) describes which pin is a power or ground pin and describes the net name that the pin should be connected to.
Die DRC kann diese Eigenschaft lesen und sicherstellen, dass der Netzname in der Datei legal_pwr_net_name gespeichert wird, wenn der Netzname nicht im legal_pwr_net_name enthalten ist, Die Power Pins werden nicht mit der Power Ebene verbunden, das ist ein ernstes Problem. Die Datei legal_pwr_net_name ist optional, Diese Datei enthält alle legalen Netznamen des POWER Signals, wie VCC, V3_3P und VDD. In Leiterplatte Layout/Routing-Tools, Es ist notwendig, zwischen Groß- und Kleinbuchstaben zu unterscheiden. Allgemein, VCC ist nicht äquivalent zu Vcc oder vcc. VCC kann ein 5 sein.0V Netzteil, während V3_3P ein 3 sein kann.3V Netzteil. Die Datei legal_pwr_net_name ist optional, da Backend-Wrapper-Gerätekonfigurationsdateien normalerweise einen Satz legaler Powerline-Netznamen enthalten müssen.. Wenn das Allegro Routing Tool von Cadence Leiterplatte Design System Firma wird verwendet, der Dateiname des Leiterplatte fwd ist allegro.cfg und hat die folgenden Eingabeparameter: Boden: VSS CGND GND GROUND. Netzteil: VCC VDD VEE V3_3P V2_5P 5V 12V. Wenn die Demokratische Republik Kongo das Allegro lesen kann.cfg-Datei direkt, statt legal_pwr_net_name, it will get better results (ie less chance of introducing errors).
