IC-Substrat - IC Chip Design, Herstellung bis Verpackung

[IC Substrat Hersteller] der gesamte Prozess vom IC Chip Design, Herstellung bist Verpackung

1, Kompliziert IC-Chip Design process

Die process of Chipherstellung is like building a house with LEGO. Nachdem der Wafer als Fundament verwendet wird, und dann wird der Spanherstellungsprozess Schicht für Schicht gestapelt, die notwendigen IC-Chips can be produced (diese will be introduced later). Allerdings, ohne Konstruktionszeichnungen, Es ist nutzlos, starke Produktionskapazität zu haben. Daher, die Rolle der Architekten ist sehr wichtig. Aber wer ist der Architekt in IC Design? Nächster, Dieses Papier wird die IC Design.

In der IC-Produktion process, die meisten ICs werden von professionellen IC Designunternehmen, wie MediaTek, Qualcomm, Intel und undere namhafte Hersteller, alle entwerfen ihre eigenen IC-Chips und bieten Chips mit verschiedenen Spezifikationen und Effizienz für nachgeschaltete Hersteller zur Auswahl. Weil IC wird von jeder Fabrik entwoderfen, IC Design hängt von der Technologie der Ingenieure ab, und die Qualität der Ingenieure beeinflusst den Wert eines Unternehmens. Allerdings, wenn Ingenieure eine IC-Chip, was sind die Schritte? Der Designprozess kann einfach in folgende unterteilt werden:.

Herstellung von IC

Den ersten Schritt entwerfen und Ziele setzen

In IC-Design, der wichtigste Schritt ist die Spezifikation. Dieser Schritt ist wie die Entscheidung, wie viele Zimmer und Bäder benötigt werden, bevor das Gebäude entworfen wird, welche Bauvorschriften einzuhalten sind, und Design nach Bestimmung aller Funktionen, um keine zusätzliche Zeit für nachträgliche Änderungen aufzuwenden. IC Das Design muss auch ähnliche Schritte durchlaufen, um sicherzustellen, dass der entworfene Chip keine Fehler aufweist.

Der erste Schritt in der Spezifikationsformulierung besteht darin, den Zweck und die Effizienz von IC und die allgemeine Richtung festlegen. Der nächste Schritt ist zu sehen, welche Protokolle erfüllt werden sollen. Zum Beispiel, Der Chip der drahtlosen Netzwerkkarte muss IEEE 802 erfüllen.11 und andere Spezifikationen. Ansonsten, Der Chip ist nicht kompatibel mit den Produkten auf dem Markt, Dadurch kann keine Verbindung mit anderen Geräten hergestellt werden. Die letzte ist die Festlegung der Durchführungsmethode der IC, verschiedene Funktionen in verschiedene Einheiten zuordnen, und die Verbindungsmethode zwischen verschiedenen Einheiten festlegen, um die Formulierung der Spezifikationen zu vervollständigen.

Nach dem Entwurf der Spezifikationen, die Details des Designs des Chips werden befolgt. Dieser Schritt ist wie das Schreiben des architektonischen Plans zunächst und das Zeichnen der Gesamtumrisse für die Bequemlichkeit der nachfolgenden Zeichnung. In IC-Chip, hardware description language (HDL) is used to describe die Schaltung. Die häufig verwendete HDL beinhaltet Verilog, VHDL, etc. die Funktion eines IC kann leicht durch Code ausgedrückt werden. Überprüfen Sie dann die Richtigkeit der Programmfunktion und ändern Sie sie weiter, bis sie die gewünschte Funktion erfüllt..

Verilog Beispiel für 32-Bit Adder

Mit Computern wird alles einfach

Mit einem vollständigen Plan ist der nächste Schritt, einen Board Design Blueprint zu zeichnen. Im IC-Design besteht der Schritt der Logiksynthese darin, den ermittelten HDL-Code in das elektronische Design-Automatisierungswerkzeug (EDA-Werkzeug) zu setzen und den Computer den HDL-Code in eine Logikschaltung umwandeln zu lassen, um das folgende Schaltbild zu erzeugen. Stellen Sie dann wiederholt fest, ob die Konstruktionszeichnung des Logikgatters den Spezifikationen entspricht, und ändern Sie sie, bis die Funktion korrekt ist.

Ergebnisse der Steuergerätensynthese

Schließlich fügen Sie den synthetisierten Code in einen anderen Satz von EDA-Tools für Schaltungsauslegung und -platzierung und -route ein. Nach kontinuierlicher Erkennung wird der folgende Schaltplan gebildet. Auf dem Bild können Sie verschiedene Farben wie Blau, Rot, Grün und Gelb sehen. Jede andere Farbe stellt eine Lichtmaske dar. Wie benutzt man die Maske?

Layout und Wicklung

Schichten von Masken, gestapelt einen Chip

Zunächst einmal, Es ist bekannt, dass ein IC wird mehrere Masken erzeugen. Diese Masken haben obere und untere Schichten, und jede Ebene hat ihre eigene Aufgabe. Die folgende Abbildung ist ein einfaches Maskenbeispiel. Einnahme von CMOS, das grundlegendste Element in integrierten Schaltungen, als Beispiel, der vollständige Name von CMOS ist komplementär metalloxid semiconductor, das ist, Kombination von NMOS und PMOS zu CMOS. As for what is metal oxide semiconductor (MOS)? Diese Art von Komponente, die im Chip weit verbreitet ist, ist schwer zu erklären, und es ist schwer für gewöhnliche Leser zu verstehen. Ich werde es hier nicht mehr studieren..

In der Abbildung unten ist die linke Seite der Schaltplan, der nach Schaltungsauslegung und Wicklung gebildet wird. Es ist bekannt, dass jede Farbe eine Maske darstellt. Auf der rechten Seite ist die Ausbreitung jeder Haube. Die Herstellung soll von unten beginnen, der Methode folgen, die im vorherigen Artikel über die Herstellung von IC-Chips vorgeschlagen wurde, sie Schicht für Schicht herstellen und schließlich den gewünschten Chip produzieren.

Bisher, wir sollten ein vorläufiges Verständnis von IC-Design. Insgesamt, es ist klar, dass IC Design is a very complex specialty. Dank der Reife computergestützter Software, IC Design can be accelerated. Die IC Design Factory stützt sich stark auf die Weisheit der Ingenieure. Jeder hier beschriebene Schritt hat seine eigene Expertise und kann unabhängig voneinander in mehrere professionelle Kurse unterteilt werden. Zum Beispiel, Hardwarebeschreibungssprache ist nicht einfach. Es muss nur mit der Programmiersprache vertraut sein, Aber muss auch verstehen, wie die Logikschaltung funktioniert und wie man die erforderlichen Algorithmen in Programme umwandelt Wie synthetische Software Programme in Logikschaltungen umwandelt.

2, Was ist eine Waffel?

In den Nachrichten von Halbleiter, Wir erwähnen immer Waferfabriken, die durch Größe gekennzeichnet sind, wie 8-Zoll- oder 12-Zoll-Wafer-Fabriken. Allerdings, was ist der sogenannte Wafer? Welcher Teil ist 8 Zoll? Wie schwierig ist es, große Wafer herzustellen? Im Folgenden finden Sie eine Schritt-für-Schritt-Einführung in die wichtigste Grundlage von Halbleitern, was "Wafer" ist..

Wafer sind die Basis für die Herstellung aller Arten von Computerchips. Wir können die Chipherstellung mit dem Bau eines Hauses mit Lego-Blöcken vergleichen und unsere gewünschte Form (d.h. alle Arten von Chips) durch Stapeln Schicht für Schicht vervollständigen. Wenn es jedoch kein gutes Fundament gibt, wird das gebaute Haus schief sein, was nicht das ist, was Sie wollen. Um ein perfektes Haus zu machen, benötigen Sie eine stabile Bodenplatte. Für die Chipherstellung ist dieses Substrat der Wafer, der als nächstes beschrieben werden soll.

Zunächst einmal erinnern wir uns daran, dass, wenn wir als Kinder mit Hochhäusern spielten, es eine kleine kreisförmige Projektion auf die Oberfläche der Blöcke gab. Mit dieser Struktur können wir die beiden Blöcke stabil stapeln, ohne Kleber zu verwenden. Die Chipherstellung fixiert auch die nachträglich zugesetzten Atome und das Substrat auf ähnliche Weise zusammen. Daher müssen wir ein Substrat mit sauberer Oberfläche finden, um die Bedingungen für die spätere Herstellung zu erfüllen.

In festen Materialien, Es gibt eine spezielle Kristallstruktur für Einkristall. Es hat die Eigenschaft, dass Atome eins nach dem anderen dicht angeordnet sind, und kann eine flache atomare Oberfläche bilden. Daher, Die oben genannten Anforderungen können erfüllt werden, indem Einkristall verwendet wird, um Wafer herzustellen. Allerdings, wie man ein solches Material herstellt? Es gibt zwei Hauptschritte: Reinigung und Kristallzeichnung, und dann kann ein solches Material vervollständigt werden.

Wie man eine Single macht Kristallwafer

Die Reinigung ist in zwei Stufen unterteilt. Der erste Schritt ist die metallurgische Reinigung. Dieses Verfahren besteht hauptsächlich darin, Kohlenstoff hinzuzufügen und Siliziumoxid mittels Oxidationsreduktion in Silizium mit Reinheit von mehr als 98% umzuwandeln.. Die meisten Metallveredelungen, wie Eisen oder Kupfer, verwendet dieses Verfahren, um Metall von ausreichender Reinheit zu erhalten. Allerdings, 98% reicht für die Chipherstellung noch nicht aus und muss weiter verbessert werden. Daher, Siemens-Verfahren wird weiter zur Reinigung eingesetzt. Auf diese Weise, Hochreines Polysilicium, das durch den Halbleiterprozess benötigt wird, wird erhalten.

Herstellungsverfahren für Siliziumsäulen

Der nächste Schritt ist Kristallzeichnung. Zunächst wird das oben erhaltene hochreine Polysilicium zu flüssigem Silicium geschmolzen. Berühren Sie dann die Flüssigkeitsoberfläche mit einem Einkristallinsamen und ziehen Sie ihn während der Drehung langsam nach oben. Was den Grund betrifft, warum Einkristallizium benötigt wird, liegt es daran, dass die Anordnung der Siliziumatome die gleiche ist wie die der Menschen in der Reihe. Es wird einen Leiter benötigen, der spätere Leute wissen lässt, wie sie richtig arrangieren. Siliziumsamen sind ein wichtiger Vorreiter, um spätere Atome wissen zu lassen, wie sie sich anstellen müssen. Nachdem die Siliziumatome die Flüssigkeitsoberfläche verlassen haben, werden die sauber angeordneten monokristallinen Siliziumsäulen fertiggestellt.

Monokristalline Siliziumsäule

Aber was bedeuten 8 Zoll und 12 Zoll? Er bezieht sich auf den Durchmesser der von uns hergestellten Kristallsäule, die dem Teil des Stifthalters ähnelt. Die Oberfläche wird behandelt und in dünne runde Stücke geschnitten. Was ist die Schwierigkeit, große Wafer herzustellen?

Wie oben erwähnt, Der Herstellungsprozess der Kristallsäule ist wie die Herstellung von Zuckerwatte, Drehen und Umformen gleichzeitig. Wenn Sie jemals Marshmallows gemacht haben, Sie sollten wissen, dass es sehr schwierig ist, große und feste Marshmallows herzustellen, und der Prozess der Kristallzeichnung ist der gleiche. Die Geschwindigkeit der Rotation und Temperaturkontrolle beeinflusst die Qualität der Kristallsäule. Daher, je größer die Größe, je höher die Anforderungen an Geschwindigkeit und Temperatur. Daher, Es ist schwieriger, hochwertige 12-Zoll-Wafer als 8-Zoll-Wafer herzustellen.

Allerdings, Eine ganze Siliziumsäule kann nicht zu einem Substrat für die Chipherstellung gemacht werden. Um Siliziumwafer einzeln herzustellen, Es ist notwendig, die Siliziumsäule horizontal mit einem Diamantmesser in Wafer zu schneiden, und dann können die Wafer poliert werden, um die Siliziumwafer zu bilden, die für die Chipherstellung benötigt werden. Nach so vielen Schritten, die Herstellung von Chipsubstrat abgeschlossen ist. Der nächste Schritt ist, Häuser zu stapeln, das ist, chip Herstellung. Wie man Chips macht?

Layers of stacked chips

After introducing what silicon wafers are, Ich weiß auch, dass die Herstellung IC-Chips is like building a house with Lego blocks, Erzeugen der gewünschten Form durch Stapeln Schicht für Schicht. Allerdings, Es gibt einige Schritte, um ein Haus zu bauen, und so sind IC Herstellung. Was sind die Schritte zur Herstellung IC? In diesem Papier wird der Prozess der IC-Chip manufacturing.

Bevor wir anfangen, wir sollten zuerst verstehen, was IC-Chip is. IC, der vollständige Name der integrierten Schaltung, Der Name zeigt, dass er die entworfenen Schaltungen gestapelt kombiniert.. Mit dieser Methode, Wir können den Bereich reduzieren, der zum Anschluss der Schaltung erforderlich ist. Die folgende Abbildung ist ein 3D-Diagramm von IC Schaltung. Es kann gesehen werden, dass seine Struktur wie Balken und Säulen eines Hauses ist, Schicht für Schicht gestapelt, warum IC Herstellung wird mit dem Bau eines Hauses verglichen.

3D-Profil des IC-Chips

Aus dem 3D-Profil des IC-Chips in der Abbildung oben ist der dunkelblaue Teil unten der Wafer, der im vorherigen Artikel vorgestellt wurde. Aus dieser Abbildung können wir klarer wissen, wie wichtig das Wafer-Substrat im Chip spielt. Was die roten und khakifarbenen Teile betrifft, so müssen sie während der IC-Produktion fertiggestellt werden.

Zunächst einmal, Der rote Teil kann mit der Halle im ersten Stock eines Hochhauses verglichen werden. Die Halle im ersten Stock ist das Tor zu einem Haus. Es ist, wo Menschen ein- und ausgehen. Es hat in der Regel mehr Funktionalität unter der Kontrolle des Verkehrs. Daher, im Vergleich zu anderen Etagen, der Bau wird komplexer und erfordert mehr Schritte. In der IC circuit, Diese Halle ist die Logic Gate Schicht, das ist der wichtigste Teil des Ganzen IC. Eine Vielzahl von Logik Gates werden kombiniert, um die IC-Chip mit kompletten Funktionen.

Der gelbe Teil ist wie ein allgemeiner Boden. Im Vergleich zum ersten Stock, es wird nicht zu komplex strukturiert sein, und jede Etage wird sich während des Baus nicht viel ändern. Der Zweck dieser Schicht ist es, die Logikgatter im roten Teil miteinander zu verbinden. Der Grund, warum so viele Schichten benötigt werden, ist, dass es zu viele Leitungen gibt, um miteinander verbunden zu werden. Wenn eine einzelne Ebene nicht alle Linien aufnehmen kann, Es ist notwendig, mehrere Schichten zu stapeln, um dieses Ziel zu erreichen. In diesem Prozess, Die Leitungen verschiedener Schichten werden nach oben und unten angeschlossen, um die Verdrahtungsanforderungen zu erfüllen.

Layered construction and layer by layer structure

After knowing the structure of IC, wir werden vorstellen, wie man es macht. Stellen Sie sich vor, wenn wir eine feine Zeichnung mit einer Farbspraydose machen wollen, Wir müssen die Abdeckplatte der Figur ausschneiden und auf dem Papier bedecken. Dann spray the paint evenly on the paper. Nach dem Trocknen der Farbe, den Verschluss entfernen. Nach Wiederholung dieses Schrittes, saubere und komplexe Grafiken können vervollständigt werden. Verarbeitendes Gewerbe IC Schicht für Schicht zu stapeln, indem man auf ähnliche Weise abdeckt.

Bei der Herstellung IC, Es kann einfach in die oben genannten vier Schritte unterteilt werden. Obwohl die Herstellungsschritte und verwendeten Materialien in der tatsächlichen Fertigung unterschiedlich sind, ähnliche Grundsätze werden allgemein angenommen. Dieser Prozess unterscheidet sich etwas von der Lackierung. IC Herstellung wird zuerst beschichtet und dann abgedeckt, während die Lackierung zuerst abgedeckt und dann bemalt wird. Jeder Prozess wird unten beschrieben.

Metallspritzen: gleichmäßig das zu verwendende Metallmaterial auf den Wafer streuen, um einen dünnen Film zu bilden.

Beschichtung Fotolack: zuerst das Fotolack-Material auf den Wafer legen, pass through the mask (the principle of the mask will be explained weiter time), Schlagen Sie den Strahl auf den unerwünschten Teil, und zerstören die Struktur des Photoresist-Materials. Dann, die beschädigten Materialien werden mit Chemikalien weggewaschen.

Ätztechnologie: der Silizium-Wafer ohne Fotolackschutz wird durch Ionenstrahl geätzt.

Photoresist-Entfernung: Lösen Sie den verbleibenden Fotoresist mit der Photoresist-Entfernungslösung auf, um einen Prozess abzuschließen.

Endlich, viele IC-Chips will be completed on a whole wafer. Nächster, solange das fertige Quadrat IC-Chips sind abgeschnitten, sie/Sie können an die Verpackung Fabrik für Verpackung. Was ist die Verpackung Fabrik? Ich erkläre es später..

Vergleich von Wafern verschiedener Größen

3, Was ist der nanofabrication-Prozess?

Samsung und TSMC sind sehr heiß im fortgeschrittenen Halbleiterfertigungsprozess. Beide wollen die Führung in der Wafergießerei übernehmen, um Aufträge zu gewinnen. Es ist fast ein Streit zwischen 14nm und 16nm geworden. Allerdings, Was ist die Bedeutung der beiden Zahlen von 14nm und 16nm, und auf welchen Teil bezieht es sich? Welche Vorteile und Probleme bringt es in Zukunft nach der Reduzierung des Prozesses? Wir werden den Nanoprozess unten kurz erklären.

Wie subtil ist Nano?

Bevor wir anfangen, Wir sollten zuerst verstehen, was Nano bedeutet. Mathematisch, der Nanometer ist 0.000000001 Meter, aber das ist ein sehr schlechtes Beispiel. Immerhin, Wir können nur viele Nullen nach dem Dezimalpunkt sehen, aber wir haben kein praktisches Gefühl. Wenn die Nageldicke verglichen wird, es könnte offensichtlicher sein.

Wenn Sie tatsächlich mit einem Lineal messen und messen, Sie können wissen, dass die Dicke des Nagels ungefähr 0 ist.0001 meter (0.1 mm), das ist, Versuchen Sie, die Seite eines Nagels in 100000 Linien zu schneiden, und jede Zeile entspricht etwa 1 nm. Daher, Sie können sich vorstellen, wie klein 1 nm ist.

Nach dem Wissen, wie klein Nano ist, Wir sollten auch die Absicht verstehen, den Prozess zu reduzieren. Der Hauptzweck der Reduktion von Transistoren besteht darin, mehr Transistoren in kleinere Chips einzufügen, so dass die Chips aufgrund der technologischen Verbesserung nicht größer werden; Zweitens, es kann die Betriebseffizienz des Prozessors erhöhen; Darüber hinaus, Verringerung des Volumens kann auch den Stromverbrauch verringern; Endlich, nachdem die Größe des Chips reduziert ist, Es ist einfacher, es an das mobile Gerät anzuschließen, um die Anforderungen des Leichtbaus in der Zukunft zu erfüllen.

Dann kommen Sie zurück, um zu erforschen, was der Nanoprozess ist. Nehmen Sie 14 nm als Beispiel. Der Prozess bezieht sich darauf, dass der kleinste Draht im Chip 14 nm sein kann. Die folgende Abbildung zeigt das Aussehen traditioneller Transistoren als Beispiel. Der Hauptzweck der Reduzierung des Transistors ist die Verringerung des Stromverbrauchs, aber welcher Teil sollte reduziert werden, um diesen Zweck zu erreichen?

Das L in der unteren linken Abbildung ist der Teil, den wir erwarten zu schrumpfen. Durch Verringerung der Torlänge, the current can use a shorter path from the drain end to the source end (if you are interested, Sie können Google verwenden, um nach MOSFET zu suchen, which will be explained in more detail).

Darüber hinaus arbeiten Computer mit 0 und 1. Wie können Transistoren diesen Zweck erfüllen? Die Methode ist zu beurteilen, ob der Transistor Stromfluss hat. Bei Spannungsversorgung am Gate-Terminal (Green Square) fließt der Strom vom Drain-Terminal zum Source-Terminal. Wenn keine Spannung geliefert wird, wird der Strom nicht fließen, so kann er 1 und 0 darstellen (Was die Gründe betrifft, warum wir 0 und 1 für die Beurteilung verwenden, wenn Sie interessiert sind, können Sie Solealgebra überprüfen. Wir verwenden diese Methode, um Computer zu machen.)

Size reduction has its physical limitations

Allerdings, der Herstellungsprozess kann nicht unbegrenzt reduziert werden. Wenn wir den Transistor auf etwa 20 nm reduzieren, wir werden auf Probleme in der Quantenphysik stoßen, so dass der Transistor Leckage hat, zum Ausgleich der Leistungen, die bei Herabsetzung der l-. Als Verbesserungsmethode, the concept of FinFET (tri gate) is introduced, wie in der oberen rechten Abbildung gezeigt. In der vorherigen Erklärung von Intel, Es kann bekannt sein, dass die Einführung dieser Technologie die Leckage verringern kann, die durch physikalische Phänomene verursacht wird.

Noch wichtiger ist, dass diese Methode die Kontaktfläche zwischen dem Torende und der unteren Schicht vergrößern kann. In der traditionellen Praxis (oben links) hat die Kontaktfläche nur eine Ebene, aber nach Verwendung der FinFET (Tri-Gate)-Technologie wird die Kontaktfläche dreidimensional, was die Kontaktfläche leicht vergrößern kann. Auf diese Weise kann das Quellablaufende kleiner gemacht werden, während die gleiche Kontaktfläche beibehalten wird, was sehr hilfreich ist, um die Größe zu reduzieren.

Endlich, Es ist, warum einige Leute sagen, dass große Fabriken ziemlich ernste Herausforderungen beim Eintritt in den 10-nm-Prozess gegenüberstehen. Der Hauptgrund ist, dass die Größe eines Atoms etwa 0 beträgt.1 nm. Im Falle von 10 nm, Es gibt nur weniger als 100 Atome in einer Linie, das ziemlich schwierig herzustellen ist, und solange es einen Defekt eines Atoms gibt, wie herausfallende Atome oder Verunreinigungen im Herstellungsprozess, Es wird ein unbekanntes Phänomen geben, die den Ertrag des Produkts beeinflussen.

Wenn Sie sich die Schwierigkeit nicht vorstellen können, Sie können ein kleines Experiment machen. Line up a 10 with 100 beads on the table * 10 square, und ein Stück Papier schneiden, um die Perlen zu bedecken, Dann die nächsten Perlen mit einem kleinen Pinsel abbürsten, and finally make him form a 10 * A rectangle of 5. Auf diese Weise, Wir können die Schwierigkeiten der großen Fabriken kennen und wie schwierig es ist, dieses Ziel zu erreichen.

As Samsung and TSMC will complete the mass Produktion of 14 nm and 16 nm FinFET in the near future, Beide wollen um den OEM von Apples iPhone Chip der nächsten Generation konkurrieren. Wir werden eine wunderbare kommerzielle Konkurrenz sehen und mehr stromsparende und leichte Mobiltelefone erhalten. Dank der Vorteile durch Moores Gesetz.

4, sagen Sie, was Verkapselung ist

Verpackung, Endschutz und Integration von IC-Chip

Nach einem langen Prozess, von der Konstruktion bis zur Fertigung, wir haben endlich eine IC-Chip. Allerdings, ein Chip ist recht klein und dünn. Wenn es draußen nicht geschützt ist, Es wird leicht zerkratzt und beschädigt. Darüber hinaus, weil die Größe des Chips klein ist, Es wird nicht einfach sein, es manuell auf die Leiterplatte ohne eine größere Schale zu platzieren. Daher, Dieses Papier beschreibt und stellt die Verpackung next.

Zur Zeit, es gibt zwei gemeinsame Pakete, Eines ist das Tauchpaket, das in elektrischen Spielzeugen üblich ist, der aussieht wie ein Tausendfüßler in schwarz, und das andere ist das BGA-Paket, das beim Kauf von Box-CPU üblich ist. Wie für andere Verpackung Methoden, PGA (pin grid array) used by early CPUs; Pin grid array) or improved QFP (plastic square flatpack) of dip. Weil es so viele gibt Verpackung Methoden, Dip und BGA Verpackung wird unten vorgestellt.

Traditionell Verpackung, lasting

The first thing to introduce is the dual inline package; Dip), wie aus der Abbildung unten ersichtlich ist, the IC-Chip Mit diesem Paket wird wie ein schwarzer Tausendfüßer am Fuß der zweireihigen Verbindung aussehen, was beeindruckend ist. Dies Verpackung Methode ist die früheste IC Verpackung Technologie, Das hat den Vorteil der niedrigen Kosten und eignet sich für kleine Chips ohne zu viele Drähte. Allerdings, weil die meisten von ihnen aus Kunststoff sind, die Wärmeableitung ist schlecht, die die Anforderungen der aktuellen Hochgeschwindigkeits-Chips nicht erfüllen können. Daher, Die meisten Chips, die dieses Paket verwenden, sind langlebige Chips, wie op741 in der Abbildung unten, or IC-Chips mit geringeren Anforderungen an die Betriebsgeschwindigkeit, kleinere Chips und weniger Anschlusslöcher.

Querschnittsansicht des Verstärkers

Im Vergleich zu Dip-Verpackungen ist das Verpackungsvolumen kleiner und kann leicht in kleinere Geräte gesteckt werden. Da sich der Stift unter dem Chip befindet, kann er außerdem mehr Metallstifte aufnehmen als Dip, was für Chips, die mehr Kontakte benötigen, durchaus geeignet ist. Diese Verpackungsmethode hat jedoch hohe Kosten und komplexe Verbindungsmethode, so dass sie hauptsächlich in Produkten mit hohem Stückpreis verwendet wird.

Das schematische Diagramm von BGA unter Verwendung von Flip-Chip-Verpackungen

Mit dem Aufkommen mobiler Geräte sind neue Technologien auf die Bühne gesprungen

Allerdings, mit diesen Verpackung Methoden werden ein beträchtliches Volumen verbrauchen. Zum Beispiel, Mobile Geräte und Wearable Geräte benötigen mittlerweile eine Vielzahl von Komponenten. Wenn jede Komponente unabhängig voneinander gekapselt ist, es wird viel Platz verbrauchen, um zu kombinieren. Daher, Es gibt zwei Methoden, um die Anforderungen der Volumenreduzierung zu erfüllen, namely SOC (system on chip) and SIP (system in packet).

Am Anfang des Aufkommens von Smartphones, Der Begriff SOC ist in den wichtigsten Finanzzeitschriften zu finden. Allerdings, was ist SOC? Kurz gesagt, es ist, die IC mit verschiedenen Funktionen in einem Chip. Diese Methode kann nicht nur die Lautstärke reduzieren, aber auch den Abstand zwischen verschiedenen ICs und verbessern die Rechengeschwindigkeit des Chips. Was die Herstellungsmethode betrifft, es ist anders zu setzen ICs zusammen in der IC Entwurfsphase, und dann eine Maske durch den zuvor beschriebenen Designprozess erstellen.

Allerdings, SOC hat nicht nur Vorteile. Die Gestaltung eines SOC erfordert eine beträchtliche technische Zusammenarbeit. Wann IC-Chips are packaged, sie sind geschützt durch externe Verpackung, und der Abstand zwischen IC and IC ist weit, so gibt es keine gegenseitige Einmischung. Allerdings, wenn alle ICs sind verpackt together, Es ist der Anfang des Alptraums. The IC Design Factory sollte vom ursprünglichen einfachen Design ändern IC zu einem IC das verschiedene Funktionen versteht und integriert, Erhöhung der Arbeitsbelastung der Ingenieure. Darüber hinaus, es wird viele Situationen geben, Wie das Hochfrequenzsignal des Kommunikationschips die IC weitere Funktionen.

Darüber hinaus, SOC also needs to obtain IP (intellectual property) authorization from other manufacturers to put components designed by others into SOC. Weil die Herstellung von SOC die Konstruktionsdetails des Ganzen erfordert IC to make a complete mask, was auch die Konstruktionskosten von SOC erhöht. Einige Leute fragen sich vielleicht, warum nicht selbst eine entwerfen? Weil die Gestaltung verschiedener ICs erfordert viel Wissen in Bezug auf die IC, Nur Unternehmen mit viel Geld wie Apple können ein Budget haben, um Top-Ingenieure von namhaften Unternehmen zu rekrutieren, um ein brandneues Design zu entwerfen. IC. Es ist kostengünstiger zusammenzuarbeiten und zu genehmigen als eigene zu entwickeln IC.

Kompromiss, SIP appears

As an alternative, SIP sprang auf die Bühne der Integration von Chips. Anders als SOC, es kauft verschiedene ICund verkapselt sie zum letzten Mal, Dadurch wird der Schritt der IP-Autorisierung eliminiert und die Designkosten erheblich gesenkt. Darüber hinaus, weil sie unabhängig sind ICs, der Grad der Interferenz untereinander ist stark reduziert.

Apple Watch nutzt SIP-Technologie für die Verpackung

Die bekanntesten Produkte mit SIP-Technologie sind Apple Watch. Da der Innenraum der Uhr zu klein ist, es keine traditionelle Technologie annehmen kann und die Designkosten von SOC zu hoch sind, ist SIP die erste Wahl geworden. Mit SIP-Technologie kann es nicht nur die Lautstärke reduzieren, sondern auch den Abstand zwischen jedem IC verkürzen, was zu einem machbaren Kompromiss geworden ist. Die folgende Abbildung ist das Strukturdiagramm des Apple Watch Chip. Sie sehen, dass eine beträchtliche Anzahl von ICs darin enthalten sind.

Internes Konfigurationsschema des S1-Chips

Nach dem Verpackung ist abgeschlossen, Es ist notwendig, die Testphase zu betreten. At dies stage, Es ist zu bestätigen, ob die Verpackung IC funktioniert normal. Nachdem es richtig ist, Es kann an die Montageanlage geliefert werden, um die elektronischen Produkte zu machen, die wir sehen. Bisher, die Halbleiterindustrie hat die gesamte Produktionsaufgabe erfüllt.

Es ist ein Profi R.D und Hersteller von hochpräzisen Leiterplatten. Es kann 4-46 Schichten von Leiterplatten in Massenproduktion produzieren, Leiterplatten, Leiterplatten, Hochfrequenzplatten, High-Speed Boards, HDI-Platinen, Leiterplatten, Hochfrequenz-Hochgeschwindigkeitsplatten, IC Verpackung Trägerplatten, Halbleiterprüfplatinen, Mehrschichtige Leiterplatten, HDI-Leiterplatten, Mischspannungs-Leiterplatten, Hochfrequenz-Leiterplatten, Weiche und harte Kombiplatten, etc.