ATE Prüfplatine Leiterplatte

Ate Testing ist untrennbar mit dem Design von ATE Prüfplatine Leiterplatte.Eine gute Sondenkarte/Ladetafel sichert grundsätzlich den Erfolg der Massenproduktion. Im Allgemeinen, Der ATE-Prüfingenieur ist verantwortlich für die Anforderungsdefinition der Platine und einige schematische Konstruktion. Die PCB Layout und Verdrahtung werden an Profis übergeben PCB Anbieter.Der Prüfingenieur ist für die Überprüfung jedes Entwurfsergebnisses verantwortlich.

Komplexe SoC-Produkte wie CPU/GPU/APU... haben eine sehr hohe Leistung bei voller Geschwindigkeit,und die Versorgungsspannung nimmt mit der Prozessentwicklung ab (die Arbeitsspannung des Digitalkerns mit TSMC 7Nm beträgt 0.7),so dass das Design von PDN sehr anspruchsvoll ist.Die äquivalente Impedanz des PDN muss im gesamten Frequenzbereich klein und flach sein,um sicherzustellen, dass die plötzliche Änderung des Stroms nicht zu einem großen Spannungsabfall führt:

Das Impedanzdesign eines PDN ist im Wesentlichen,wie man einen Block-/Entkopplungskondensator hinzufügt:

Das erste,was Sie wissen müssen, sind die Kondensatoren von Ein-Matrizen und On-Packages, ein allgemeines Design-Layout,das Sie später extrahieren können. These capacitors (about 1uf) ensure that the impedance of the PDN is small in high frequency region, die nicht verbessert werden können durch PCB-Design.

Der Innenwiderstand und die Induktivität der Stromversorgung im Niederfrequenzbereich bestimmen bis zu einem gewissen Grad die Impedanz des PDN, die verbessert werden kann, indem eine große Tantalkapazität nahe dem Leistungseingangsende platziert wird.

Um eine flache PDN-Impedanz zwischen 10Khz und 10Mhz zu gewährleisten, müssen viele verschiedene Entkopplungskondensatoren in der Nähe des Prüflings platziert werden.

Hinweis: Die Kapazität zwischen Leistungsschichten und GND-Schichten ist ein guter Entkopplungskondensator (mehrere nf), der durch Verringerung des Schichtabstandes und hoher Medienparameter erhöht werden kann;

Fragen des VIA-Designs

Beim PDN-Design muss die VIA von Entkopplungskondensatoren besonders auf die Induktivität achten. Bei der Überprüfung der Leiterplatte müssen Sie die Pad- und VIA-Position jedes Geräts überprüfen, um die Induktivitätssteigerung durch redundante Leiterbahnen zu vermeiden.

Impedanzkontinuität von Hochgeschwindigkeitssignalen

Jede VIA, Pogo-Pad und Komponenten auf einer Hochgeschwindigkeitssignalbahn verursachen Impedanzunterbrechungen; VIA von RX und TX kann Cross Talk Probleme verursachen; Die Prozesskontrollpräzision des Leiterplattenherstellers führt zu einer schlechten tatsächlichen Impedanz...

Zum Beispiel wird die Erdentleerung verwendet, um die äquivalente Impedanz des Mikrostreifens zu erhöhen, indem die Erdung ausgegraben wird, um den Unterschied zwischen Streifen- und Mikrostreifenimpedanz zu lösen.

Fragen der Commons

Digital, analog, RF-Masse. Alle Arten von Orten enden in einer Sternverbindung in der Nähe des Prüflings, verschieben Sie die Einzelpunktverbindung nicht weg vom Prüflings.

Laminiertes Design

Das traditionelle Design reduziert die Induktivität von VIA, indem HF/Mix-Signal nahe der oberen/unteren Schicht platziert wird. Das Platzieren der Power-Schicht in der Mitte reduziert EMI-Probleme, wie in der folgenden Abbildung gezeigt.

Darüber hinaus sind die digitale Stromversorgung und die digitale Signalschicht vorzugsweise weg von analogen/HF-Erdungs- und analogen/HF-Signalen, um Interferenzen zu vermeiden. Daher eignet sich die DPS-Schicht neben dem ANALOG GND am besten, um ein Netzteil mit geringer Strom- und Stromabweichung zuzuweisen.

Bei Hochleistungs-Niederspannungsgeräten wie CPU/GPU sollte die DPS-Schicht oben platziert werden, um VIA zu reduzieren und PDN zu verbessern. Der Preis ist natürlich, dass Entkopplungskappen unter Steckdosen platziert werden müssen, nicht auf der unteren Ebene.

Das Problem des Bodenlärms

Hochpräziser ADC/DAC stellt hohe Anforderungen an Bodengeräusche der Platine. Wenn die direkte Verwendung von ATE-Netzteilen zu einem hohen Bodenrauschen führt, sollten Sie erwägen, ultrageräuscharme LDO für die Stromversorgung zu verwenden.

Gleichzeitig kann der Analogeingang von ADC, der Analogausgang von DAC eine Abschirmung umzäunen, die von analoger Masse umgeben ist, und die analoge Abschirmung muss VIA entlang des analogen Trace-Intervalls platzieren.

Auswahl der Leiterplattenmaterial

FR4 ist eine häufig verwendete PCB dielektrisches Material, aber für Hochgeschwindigkeitssignale, seine Einfügedämpfung ist größer, so kann es notwendig sein, andere Materialien zu wählen. Wenn ein PCB wird mit verschiedenen dielektrischen Materialien gemischt, Probleme, die durch unterschiedliche thermische Ausdehnungs- und Kühlkoeffizienten verschiedener Materialien verursacht werden, müssen berücksichtigt werden.