PCB科技 - 利用PCB降低雜訊和EMI的幾點體會

印刷電路板, 亦稱為 印刷電路板, 可實現電子元器件之間的電路連接和功能實現, 也是電源電路設計的重要組成部分. 今天, iPCB介紹了一些PCB降低雜訊和EMI的經驗.

（1）如果可以使用低速晶片，就不需要高速晶片。 在關鍵位置使用高速晶片。

（2）電阻器可以串聯，以降低控制電路上下邊緣的跳變率。

（3）嘗試為繼電器等提供某種形式的阻尼。

（4）使用符合系統要求的頻率時鐘。

（5）時鐘發生器應盡可能靠近使用時鐘的設備。 石英晶體振盪器外殼應接地。

（6）用地線圈出時鐘區域，時鐘線應盡可能短。

（7）輸入/輸出驅動電路應盡可能靠近印製板，以便儘快離開印製板。 進入印刷電路板的訊號應進行濾波，來自高雜訊區域的訊號也應進行濾波。 同時，採用串聯終端電阻的方法來减少訊號反射。

（8）MCD的無用端子應連接在高位，或接地，或定義為輸出端子。 集成電路的接地端應連接，不得懸空。

（9）未使用的門電路的輸入端不應暫停。 未使用的運算放大器的正極輸入端應接地，負極輸入端應連接到輸出端。

（10）為了减少高頻訊號的傳輸和耦合，PCB應使用45折線而不是90折線。

（11）印刷電路板根據頻率和電流的開關特性進行劃分，雜訊元件和非雜訊元件應距離較遠。

（12）單板、雙面板採用單點接地電源和單點接地。 電源線和地線應盡可能厚。 如果經濟實惠，應使用多層板降低電源和接地的電容電感。

（13）時鐘、匯流排和晶片選擇訊號應遠離輸入/輸出線和連接器。

（14）類比電壓輸入線和參攷電壓端子應遠離數位電路訊號線，尤其是時鐘。

（15）對於a/D設備，數位部分和類比部分寧願統一，也不願交叉。

（16）垂直於輸入/輸出線的時鐘線的干擾小於平行輸入/輸出線的干擾，時鐘元件引脚遠離輸入/輸出電纜。

（17）元件引脚應盡可能短，去耦電容器引脚應盡可能短。

（18）關鍵線路應盡可能厚，兩側應加保護區。 高速線路應短而直。

（19）雜訊敏感線路不應與大電流、高速開關線路平行。

（20）請勿在石英晶體和雜訊敏感設備下佈線。

（21）不要在微弱訊號電路和低頻電路周圍形成電流環。

（22）不要對任何訊號形成回路。 如果不可避免，請將回路區域保持盡可能小。

（23）每個IC一個去耦電容器。 每個電解電容器應加一個小型高頻旁路電容器。

（24）用大容量鉭電容器或菊庫電容器代替電解電容器作為電路充放電儲能電容器。 使用管狀電容器時，外殼應接地。