隨著他們攜帶的設備的複雜性新增, PCB設計 變得越來越複雜. 很長一段時間, 電路設計工程師一直在做自己的設計,沒有發生事故, 然後將完成的電路圖設計轉移到 PCB設計 工程師. 之後 PCB設計 工程師獨立完成工作, 他將Gerber檔案傳輸到PCB製造. 工廠. 電路設計工程師的工作, PCB設計 工程師, 和 PCB製造商 都是相互隔離的, 幾乎沒有溝通.
PCB設計的第一步是在概念階段。 此時,電路設計工程師應與PCB設計工程師一起進行科技評估。 該評估應考慮以下問題:
1、使用了哪些設備?
2、設備使用哪種包裝? 引脚的數量是多少? 引脚配寘是什麼?
3.基於成本和效能的權衡,應該使用多少層PCB?
4、時鐘頻率、信令速度等參數的目標值是多少?
此外,設計工程師還應考慮匯流排結構、是否使用並行或串列連接以及阻抗匹配策略等因素。 當阻抗不匹配時,會發生反射、振鈴和其他不需要的干擾。
對於當前的PCB設計,最好按照規則來做每件事。 過去,它受到製造問題的限制,但現在當工程師試圖减小PCB的尺寸並使其仍然可製造時,一切都受到複雜的限制。 雖然設計要求可能會引起很多約束,但也不要讓設計受到過度約束。 與簡單的約束設計相比,更明智的做法是從類比和分析中學習更多。
類比是關鍵
一旦設計了電路並繪製了原理圖,就應該執行功能驗證,這通常是通過模擬工具完成的。 模擬的目的不是取代物理原型生成,而是避免重複生成原型,因為模擬使設計工程師能够發現通常在原型生成之前無法發現的設計缺陷。
在類比過程中,可以嘗試使用不同製造商的設備替換各種設計拓撲,以驗證其對電路效能的影響。 然而,在模擬中,模型的可用性和有效性存在著無盡的問題。 現時,所有常用的PCB設計工具包都有昂貴的模型庫,但可能會發生特定設備多次不在庫中的情况。 然而,設備供應商通常通過在其網站上發佈Spice模型來解决這個問題,囙此最好在設備供應商的網站上找到它們。
迂回佈線的局限性
但基於Spice的類比也有局限性。 它可以生成不一定代表真實情况的理想類比信號。 真實訊號可能具有雜訊和相移,從而改變真實感。
物理實現
在通過模擬消除效能問題後,下一步是放置和佈線電路,以生成物理原型。 佈局和佈線必須確保電路效能滿足設計規範要求,並確保電路板形狀與設計形狀參數匹配。 此時,非常有必要與機械工程師合作。
設計約束
這方面有很多挑戰 PCB佈局, 其中最主要的是確保滿足約束條件. 這些約束用於解决信號完整性問題, 可製造性問題, 電磁干擾, 熱效應, 或者這些問題的組合.
除了設計限制外,與當前特定設備科技相關的許多因素使PCB佈局和佈線更加複雜。 例如,先進的電晶體封裝技術,如板上晶片(COB),可以使路由非常棘手。 當前的高密度封裝可以容納2000多個引脚,引脚間距小於0.65毫米。 這種包將給管理輸入/輸出和訊號速度帶來很大困難,這種包的逃逸路由也是一項高技能工作。
可程式設計邏輯器件的PCB佈局和佈線是另一個挑戰。 一些高端PCB設計工具包(如Altium和Mentor Graphics提供的PCB設計工具包)可以與FPGA供應商的設計工具緊密聯系,並可用於完成FPGA和PCB本身的集成設計。
過去,大型FPGA的引脚配寘通常由FPGA設計工程師完成,但在配寘過程中沒有過多考慮PCB佈局和佈線。 人們現在意識到,具有可程式設計輸入/輸出的FPGA是記錄道輸入和輸出的來源。 更改FPGA以適應PCB佈局要比更改PCB以匹配FPGA的輸入/輸出設定容易得多。
最終檢查
在製造PCB佈局之前的最後一步是最終檢查。 必須檢查信號完整性和定時,以確保訊號及時到達目的地,並有足够的品質保證。 此時將顯示設計約束衝突,必須對此進行權衡。
在 PCB設計, 必須生成製造數據, 包括所有與生產相關的檔案, 組裝和測試. 在整個設計過程中, 設計團隊成員和製造商之間必須有足够的溝通,以瞭解製造商的科技能力和局限性. 此外, 必須驗證製造數據,以便設計工程師有最後機會發現錯誤.