PCB科技 - 信號完整性研究：什麼是信號完整性？

如果你發現 設計 以前低速時代積累的經驗似乎不再有效, 相同的 設計 以前沒問題, 但現在它不能工作了, 那麼恭喜你, 您遇到了硬體中最覈心的問題 設計：信號完整性 . 提前一天見面對你有好處.

在過去的低速時代，電平轉換期間的訊號上升時間相對較長，通常為數ns。 設備之間的互連線不會影響電路的功能，無需考慮信號完整性問題。 但在今天的高速時代，隨著IC輸出開關速度的提高，許多都處於皮秒級。 無論訊號週期如何，幾乎所有的設計都遇到了信號完整性問題。 此外，對低功耗的追求使得核心電壓越來越低，1.2v的核心電壓已經非常普遍。 囙此，系統所能容忍的雜訊容限越來越小，這也使得信號完整性問題更加突出。

從廣義上講, signal integrity refers to all the problems caused by interconnection lines in circuit 設計. 主要研究互連線的電力特性參數如何與數位信號的電壓和電流波形相互作用，從而影響產品效能. 主要表現在對時間的影響上, 訊號振鈴, 訊號反射, 近端串擾, 遠端串擾, 開關雜訊, 非單調性, 地面彈跳, 電源跳動, 衰减, 電容性負載, 電磁輻射, 電磁干擾, 等.

信號完整性問題的根源在於减少訊號上升時間。 即使佈線拓撲沒有改變，如果使用具有小訊號上升時間的IC晶片，現有設計將處於臨界狀態或停止工作。

讓我們討論幾個常見的信號完整性問題。

反射：

圖1顯示了訊號反射引起的波形失真。 好像響了。 取出製作的電路板，量測各種訊號，如時鐘輸出或高速數據線輸出，看看是否有這樣的波形。 如果是這樣，那麼您應該對信號完整性問題有一個感性的理解。 是的，這是一個信號完整性問題。

許多硬體工程師將把一個小電阻串聯到時鐘輸出信號上。 至於原因，他們中的許多人並不清楚。 他們會說，有許多成熟的設計，並遵循它們。 也許你知道，但確實有很多人不知道這個小電阻的功能，包括許多有3到四年經驗的硬體工程師。 他們感到驚訝嗎？ 但事實確實如此。 我遇到過很多。 事實上，這個小電阻的作用是解决訊號反射問題。 隨著電阻的新增，鈴聲會消失，但你會發現訊號的上升沿不再那麼陡峭。 這種解決方案稱為阻抗匹配。 哦，是的，你必須注意阻抗匹配。 阻抗在信號完整性問題中佔有極其重要的地位。

串擾：

如果你足够小心，你會發現，有時對於某條訊號線，就功能而言，沒有輸出信號，但在量測時，會有一個小幅度的規則波形，就像有訊號輸出一樣。 此時，請量測相鄰的訊號線，以查看是否有類似的模式！ 是的，如果兩條訊號線靠得很近，通常會。 這是相聲。 當然，受串擾影響的訊號線上的波形不一定與相鄰訊號的波形相似，也不一定有明顯的規律，更多的是以雜訊的形式存在。 串擾一直是當今高密度電路板中令人頭痛的問題。 由於佈線空間小，訊號必須非常接近，囙此您必須面對它。 它只能控制，不能消除。 對於受串擾影響的訊號線，相鄰訊號的干擾對他而言相當於雜訊。

串擾的大小與電路板上的許多因素有關，而不僅僅是因為兩條訊號線之間的距離。 當然，距離是最容易控制和最常用的解决串擾的方法，但它不是唯一的方法。 這也是許多工程師誤解的。 為了進行更深入的討論，我將在後續文章中繼續介紹它們。

軌道塌陷：

雜訊不僅存在於訊號網絡中，也存在於配電系統中。 我們知道，在電源和地面之間流動的電流路徑中不可避免地會有阻抗，除非你能使電路板上的一切都成為超導體。 然後，當電流變化時，不可避免地會出現電壓降。 囙此，實際發送到晶片電源引脚的電壓會下降，有時會大幅下降，就像電壓突然崩潰一樣，這就是軌道崩潰。 軌道塌陷有時會導致致命問題，這可能會影響電路板的功能。 高性能處理器的集成門數量不斷增加，開關速度越來越快，在較短的時間內消耗更多的開關電流，可容忍的雜訊越來越小。 但與此同時，雜訊的控制也越來越困難。 由於高性能處理器對電源系統的要求越來越高，構建低阻抗配電系統變得越來越困難。 您可能已經注意到，這又是阻抗。 理解阻抗是理解信號完整性問題的關鍵。

信號完整性 問題涉及廣泛的方面, 這裡只是對一些現象的簡要介紹, 我希望本文能讓您初步瞭解信號完整性. 信號完整性 將是每個硬體工程師的必修課程. 提前一天聯系，提前一天受益.