PCB科技 - 高速PCB的電源完整性設計

一、導言

隨著 印刷電路板設計 複雜性, 除了反射, 串擾, 信號完整性的電磁干擾分析, 穩定可靠的電源也成為設計人員的重點研究方向之一. 尤其是當開關設備的數量持續新增而核心電壓持續下降時, 電源的波動通常會對系統產生致命影響, 於是人們提出了一個新名詞：權力誠信, referred to as PI (powerintegrity). 在當今的國際市場上, IC設計相對發達, 但電源完整性設計仍然是一個薄弱環節. 因此, 本文提出了在 印刷電路板板, 分析影響電源完整性的因素, 並提出優化方法和經驗設計來解决 印刷電路板板. 它具有很强的理論分析和實際工程應用價值. 價值.

2、電源雜訊產生原因及分析

通過NAND電路圖分析了電源雜訊產生的原因。 圖1中的電路圖是一個3輸入反及閘的結構圖。 由於反及閘是數位設備，它通過在“1”和“0”級別之間切換來工作。 隨著集成電路科技的不斷進步，數位器件的開關速度越來越快，引入了更多的高頻元件，回路中的電感容易在高頻下引起功率波動。 如圖1所示，當反及閘輸入全部為高電平時，電路中的電晶體接通，電路暫態短路，電源在流入地線的同時對電容器充電。 此時，由於電源線和地線上的寄生電感，我們可以從公式V=LdI/dt中知道，這將在電源線和地線上產生電壓波動，如圖2所示，通過電平的上升沿。 I譟音。 當反及閘輸入較低時，電容器此時放電，這將在地面上產生較大的“I”雜訊； 而此時的電源只有電路暫態短路引起的電流突變，因為電容器沒有電荷。 電流的突變小於上升沿。 通過對反及閘電路的分析，我們知道電源不穩定的根本原因主要有兩個方面：一是器件高速切換時瞬態交流電過大；

第二個是電流回路上的電感. The so-called ground power integrity problem means that in a high-speed 印刷電路板, 當大量晶片同時打開或關閉時, 電路中將產生較大的瞬態電流. 同時, 由於電源線和地線上存在電感和電阻, 兩者上都會有電壓波動. 瞭解電源完整性問題的性質, 我們知道要解决電源完整性問題, 首先, 對於高速設備, 我們添加去耦電容器以消除其高頻雜訊分量, 以减少訊號的瞬態時間； 對於回路中存在的電感, 我們必須考慮電源的分層設計.

第3，去耦電容器的應用

In 高速印刷電路板設計, 去耦電容器起著重要作用, 它的位置也很重要. 這是因為當電源短時間向負載供電時, 電容器中儲存的電荷可以防止電壓下降. 如果電容器放置位置不當, 線路阻抗可能過大，影響電源. 同時, 電容器可以濾除設備高速切換時的高頻雜訊. 在我們的高速 印刷電路板設計, 我們通常在電源的輸出端和晶片的電源輸入端添加去耦電容器. The capacitance value close to 這個 power supply end is generally larger (such as 10mF). 這是因為我們通常使用以過濾電源雜訊, 直流電源的諧振頻率可以相對較低； 同時, 大電容可以保證電源輸出的穩定性. 對於添加到連接到電源的晶片引脚的去耦電容器, its capacitance value is generally small (such as 0.1mF), 因為在高速晶片中, 雜訊頻率通常較高, 這要求新增去耦電容器的諧振頻率應較高, 那就是, 去耦電容器的電容應較小.

關於去耦電容器的放置，我們知道，放置不當會新增線路阻抗，降低其諧振頻率，並影響電源。 對於晶片或電源中的去耦電容和電感，我們可以使用以下公式：

式中l：電容器與晶片之間的線路長度； r：線路半徑； d：電源線與地面之間的距離；

由此可知，要减小電感L，必須减小L和d，即减小去耦電容器和晶片形成的回路面積，即要求電容器和晶片盡可能靠近晶片設備。

第四, the 電源電路設計

為了確保電力完整性，我們知道良好的配電網絡至關重要。 首先，對於電源線和地線的設計，必須確保線寬更厚（例如，寬度為40mil，普通訊號線為10mil），以便盡可能降低阻抗值。 隨著晶片速度越來越高，根據5/5法則，我們使用越來越多的多層板，這些多層板由專用電源層和專用接地層供電，形成回路，從而降低電路的電感。