PCB科技 - 高速PCB串擾分析及其最小化

1簡介

隨著電子產品的複雜性和效能的不斷提高, 這個 density of printed 環行 板 s 和 the frequency of related devices are constantly increasing. 維護和提高系統的速度和效能已成為 設計ers公司. 訊號頻率變高, 邊緣變得更陡, 印刷電路的尺寸 板 變小了, 佈線密度新增, 等., 這顯著增加了串擾的影響 高速印刷電路板設計. 串擾問題是客觀存在的, 但超過一定限制可能會導致電路錯誤觸發，導致系統無法正常工作. 這個 設計er必須瞭解串擾的機制，並在 設計 儘量減少串擾的負面影響.

2、高頻數位信號串擾的產生及變化趨勢

串擾是指當訊號在傳輸線上傳播時，相鄰訊號之間的電磁場相互耦合產生的不良雜訊電壓訊號，即能量從一條線耦合到另一條線。

如圖1所示，為了便於分析，我們根據離散等效模型描述了兩條相鄰傳輸線的串擾模型。 傳輸線AB和CD的特性阻抗為Z0，端子匹配電阻R=Z0。 如果A點的驅動源是干擾源，則A和B之間的有線網路稱為干擾線，C和D之間的有線網路稱為受干擾線。 干擾源網絡驅動端附近的串擾稱為近端串擾（也稱為反向串擾），干擾源網絡接收端附近的串擾稱為遠端串擾（也稱為前向串擾）。 串擾主要來源於相鄰兩導體之間形成的互感Lm公司和電容釐米。

2.1電感耦合

在圖1中，首先只考慮由互感Lm引起的電感耦合。 線路A至B上傳輸的訊號的磁場在線路C至D上感應電壓。磁耦合的作用類似於變壓器。 由於這是一條分佈式傳輸線，互感也成為分佈在兩條相鄰平行傳輸線中的一系列變壓器。 當電壓階躍訊號從a移動到B時，分佈在干擾線上的每個變壓器將依次誘導干擾尖峰出現在受干擾網絡上。 被干擾網絡上互感疊加的電壓雜訊與被干擾網絡上驅動電流的變化成正比。 互感產生的雜訊計算公式為

值得注意的是，耦合變壓器各部分的互感耦合極性不同。 感應到受干擾網絡的干擾能量依次為正向和反向，但極性相反，分別流向C和C，並沿傳輸線CD。 轉到D點。

如圖2所示，C方向的正向干擾能量與入射電壓和每個互感分量Lm成正比。 由於所有正向干擾能量幾乎同時到達C點，正向干擾能量與兩條傳輸線的互感總量成正比，傳輸線的平行長度越長，產生的互感總量越大，正向干擾能量也隨之新增； 然而，朝向點D的反向干擾能量與朝向點C的正向干擾能量不同是的，雖然兩者的總耦合面積相同，但每個互感器感應的干擾分量依次達到D，反向干擾能量的有效時間長達2Tp（Tp是傳播延遲）。 隨著並聯長度的延長（即互感的新增），反向串擾的大小不會改變，但持續時間會新增。

2.2電容耦合

互電容是另一種產生串擾的機制。 互電容Cm將在受干擾的網絡上產生感應電流。 該電流與干擾網絡上的電壓變化率成比例。 互電容Cm產生的雜訊計算公式為：

分佈式耦合電容器的耦合機理類似於分佈式電感耦合，區別在於耦合的極性。 如圖3所示，互容耦合的正向和反向干擾能量的極性均為正。

2.3互感和電容的綜合效應

通常，電容性串擾和電感性串擾同時發生。 從文獻[1]中，我們可以分別得到電容耦合和電感耦合疊加的近端和遠端總串擾的計算公式。

近端串擾的總雜訊為：

總遠端串擾雜訊為：

其中，Z0、C、l、Cm、Lm、l和V0是傳輸線的特性阻抗、組織長度電容、組織長度電感、兩條傳輸線之間的耦合電容和耦合電感、兩條傳輸線的平行長度和電壓峰值。

從以上兩個公式可以看出，由於電容耦合和電感耦合的極性關係，遠端串擾的總雜訊是相互减去的，即可以消除遠端串擾。 在印刷電路板版圖中，帶狀線電路能很好地平衡電感和電容耦合，其正向耦合能量很小； 對於微帶線（Microstfip），與串擾相關的電場很大一部分是空氣，而不是其他絕緣材料，囙此電容性串擾小於電感性串擾，導致前向耦合為小負值。 這就是為什麼在通常的設計中經常忽略遠端串擾的干擾，並強調改善近端串擾的原因。

在實際 設計, 的相關參數 印刷電路板 (such as thickness, 介電常數, 等.), 以及線路長度, 線條寬度, 行距，行距, 傳輸線和接地層的位置, 電流方向會影響c, l, Cm, Lm, L, 大小取決於訊號頻率和上升/設備的下降時間.

這裡，我們將不對這些參數對串擾的影響進行定量分析。 有關這些參數與串擾影響程度之間的關係，請參攷其他相關參考資料。

2.4串擾的變化趨勢

互感和電容的大小會影響串擾的大小，從而等效地改變傳輸線的特性阻抗和傳播速度。 同樣，傳輸線的幾何形狀在很大程度上影響互感和電容的變化，囙此傳輸線本身的特性阻抗也會對這些參數產生影響。 在同一介質中，相對低阻抗傳輸線與基準面（地平面）之間的耦合較强，相對低阻抗傳輸線與相鄰傳輸線之間的耦合較弱，囙此低阻抗傳輸線具有較小的串擾引起的阻抗變化。

3串擾引起的幾種影響

高速行駛時, 高密度 印刷電路板設計, 通常提供完整的接地層, 囙此，每個訊號線基本上只與最近的訊號線相互作用, 其他遠距離訊號線的交叉耦合可以忽略不計. 然而, 在類比系統中, when high-power signals pass through low-level input signals or when components with higher signal voltages (such as TTL) are close to components with lower signal voltages (such as ECL), 需要非常高的電阻. 串擾能力. 在裡面 印刷電路板 設計, 如果處理不當, 串擾對高速網絡的信號完整性有以下兩種典型影響 印刷電路板s.

3.1串擾引起的錯誤觸發

訊號串擾是高速設計面臨的信號完整性問題的重要組成部分。 串擾引起的數位電路功能誤差是最常見的一種。

圖4是由串擾脈衝引起的相鄰網絡中錯誤邏輯的典型傳輸。 在干擾源網絡上傳輸的訊號通過耦合電容器，在受干擾網絡和接收端上產生雜訊脈衝，導致不需要的脈衝被發送到接收端。 如果該脈衝的强度超過接收端的觸發值，將產生無法控制的觸發脈衝，導致下一級網絡的邏輯功能混亂。

3.2串擾引起的定時延遲

在數位設計中，定時問題是一個重要的考慮因素。 圖5顯示了由串擾雜訊引起的定時問題。 圖的下半部分是干擾源網絡產生的兩種雜訊脈衝（有用的圖5延遲故障和串擾雜訊引起的無用故障）。 當雜訊脈衝（有用的小故障）疊加在受干擾的網絡上時，將導致干擾網絡訊號傳輸。 延遲减少； 類似地，當雜訊脈衝（無益的小故障）疊加在受干擾網絡上時，會新增受干擾網絡正常傳輸訊號的延遲。 雖然這種降低網絡傳輸延遲的串擾雜訊有助於改善印刷電路板時序，但在實際印刷電路板設計中，由於干擾源網絡的不確定性，這種延遲是不可控的，囙此必須抑制這種串擾引起的延遲。

4、儘量減少串擾

串擾在高速和 高密度 印刷電路板設計, 串擾對系統的影響通常是負面的. 為了减少串擾, 最基本的是使干擾源網絡和受干擾網絡之間的耦合盡可能小. 要完全避免串擾是不可能的 高密度 和複雜的 印刷電路板 設計. 然而, 在系統中 設計, the 設計er應選擇適當的方法來最小化串擾，而不影響系統的其他效能. 結合以上分析, 串擾問題的解决主要從以下幾個方面考慮：

如果佈線條件允許，盡可能新增傳輸線之間的距離； 或者盡可能减少相鄰傳輸線之間的平行長度（累計平行長度），最好在不同層之間佈線。

相鄰兩層的訊號層（無平面層隔離）應垂直於佈線方向，並儘量避免平行佈線，以减少層間串擾。

在保證訊號定時的情况下，儘量選擇轉換速度較低的器件，以減緩電場和磁場的變化速率，從而减少串擾。

在設計堆棧時，在滿足特性阻抗的條件下，佈線層和基準面（電源或接地層）之間的電介質層應盡可能薄，從而新增傳輸線和基準面之間的耦合，减少傳輸線的相鄰耦合。

由於表面層只有一個基準面，囙此表面層佈線的電場耦合比中間層佈線的電場耦合强，囙此對串擾更敏感的訊號線應盡可能放置在內層。

通過端接，傳輸線的遠端和近端終端的阻抗可以與傳輸線的阻抗匹配，這可以大大降低串擾的幅度。

5、結束語

數位系統 設計 已進入新階段. Many high-speed 設計 過去次要的問題現在對系統性能有著至關重要的影響. 包括串擾在內的信號完整性問題帶來了 設計 概念, 設計 過程, and 設計 方法. 面對新的挑戰, 對於串擾雜訊來說，最重要的是找出那些對系統正常運行有實際影響的網絡, 而不是盲目地抑制所有網絡上的串擾雜訊. 這也符合有限的佈線資源. 衝突的. 本文所討論的串擾問題對於解决高速、高性能網絡中的串擾問題具有重要意義 高密度 電路設計。