PCB科技 - 優化混合訊號電路的抗雜訊效能

在本文中, we will discuss proximity effects and discuss how to apply knowledge about proximity effects and skin effects to circuit 板 wiring and signal paths to minimize 這個 impact of noise on the system. 同時, 我們還將討論其他類型的雜訊源和减少這些雜訊的方法，以便最終將電路中的雜訊降至最低.

鄰近效應

鄰近效應是指電流流向相反的兩個相鄰導體之間的相互作用，囙此電流往往集中在相鄰區域，如圖1所示。

圖1：。 鄰近效應使反向高頻電流中的電流始終保持盡可能接近

由於集膚效應，交流電流主要集中在導體表面。

當兩個導體之間的距離很近，和/或訊號頻率新增時，鄰近效應將使流過兩個相鄰導體的電流更接近。 鄰近效應的原因是電流總是尋找阻抗最小的路徑。 在其他元素中，阻抗最小的路徑通常指將導體周圍磁場强度降至最低的路徑。

直流返回電流充滿整個導體，而交流則不然。 所謂阻抗最小路徑是指電流方向相反的兩根導體產生的磁場彼此緊密結合的部分。 這也是電流方向相反的兩個導體的電流彼此接近的原因。 這使得回流平面的分流線被其下方相應的回流線吸引，使它們彼此靠近，就好像回流平面是一條在流出路徑正下方傳導回流訊號的路徑，如圖2所示。

請注意，這裡我們談論的是返回平面，而不是地平面。 其原因是，返回訊號有時通過地平面傳導，有時通過電源平面傳導。 不管是哪個平面，只要返回訊號被傳導，它就被稱為返回平面。

圖2：。 鄰近效應使兩條相對高頻的電流導線盡可能彼此靠近

返回平面的電流密度（IRP）隨著與輸出信號路徑邊緣的距離新增而迅速减小，如等式1所示。

哪裡：

IRP表示距離基準面上承載輸出信號的路徑的水准距離“D”處的電流密度

i表示訊號電流

H表示承載輸出信號的路徑與基準面之間的距離

D表示與輸出信號傳輸路徑的水准距離

返回平面的電流緊隨其上方（或下方）攜帶輸出信號的路徑。 當D/H比為5時，從承載輸出信號的路徑邊緣開始的電流密度“D”將降至4%以下； 當D/H比為10時，從承載輸出信號的路徑邊緣開始的電流密度“D”處的電流密度將下降到其正下方的1%以下。 結果，返回平面的交流電基本上被限制在承載相應輸出信號的路徑下方的區域。 這就是為什麼我們在考慮PCB佈局時不需要劃分地平面的原因。 此外，地平面的劃分可能會導致嚴重的輻射問題。 雖然許多設計師試圖用昂貴的遮罩來解决這個問題，但都是徒勞的。

參攷平面的返回電流緊隨其相應的輸出電流。 囙此，只要輸出電流的路徑保持足够的距離，就可以避免回流面電流的混合。 正是回流面電流的混合產生了串擾和雜訊。 這裡提到的線之間的距離是層之間距離的函數（圖2中的“H”和等式1）。

根據電流密度公式，可以計算出相對於承載輸出信號的路徑邊緣的任何點（或距離“D”）的電流密度。 請注意，此公式計算的是電流密度，而不是電流。

典型距離“H”取決於輸出信號的傳輸路徑和返回平面在印刷電路板上的實際位置：

如果在外層和內層之間，4層和6層電路板的典型“H”值均為75 mil；

如果位於兩個內層之間，則4層電路板的典型“H”值為39 mil，6層電路板的典型“H”值為14 mil。

請參攷電路 板supplier for the spacing between the planes of the 電路板 您正在使用.

如果路徑邊緣之間的距離達到承載傳出訊號和返回訊號的路徑之間距離的4倍，串擾將降至訊號幅度的6%以下。

鄰近效應和趨膚效應的綜合影響

由於鄰近效應和集膚效應的結合，導體的載流面積僅占其整個橫截面的一小部分，實際載流面積遠小於圖3所示。

圖3：集膚效應和鄰近效應的綜合效應是，導體實際承載電流的面積大大减少

集膚效應和鄰近效應都會導致導體的載流面積小於導體的橫截面，囙此它們都會新增導體的交流電阻。

的影響 PCB佈局 on its performance

In addition to the skin effect and proximity effect, 高頻電路 ts have another problem that is manifested as electromagnetic interference (EMI). 這個問題表現在兩個方面：訊號輻射和訊號接收.

今天的政府都對設備允許的輻射能量有具體的規定。 限制設備的輻射能量可以减少電路接收到的干擾訊號。 從某種意義上說，這些規定很好。 同時，我們需要採取措施確保我們的電路不會輻射未經授權的頻率干擾訊號。 設計實踐也告訴我們，在電路設計過程中必須採取適當的措施，防止電路接收周圍的干擾訊號。 無論如何，我們無法確定電路何時會暴露在强干擾環境中。

當流出電流和回流電流流動時，流出路徑和回流路徑之間的區域稱為“圓形區域”。 環流面積越大，導體周圍的電磁場越大。 輻射是由周圍的電磁場產生的。 環流面積越大，電磁輻射或電磁耦合接收的能量越大。 由於高頻電流在返回平面上沿非常窄的路徑流動，囙此該路徑類似於路徑並發射輻射，尤其是當接地板上的返回電流路徑由於接地板被分割而被迫偏離時。 當攜帶與輸出電流對應的路徑時，輻射更嚴重。 囙此，劃分地平面决不是一個好方法。

People usually fill unused areas on the printed circuit 板 帶接地銅膜. 然而, 如果用於填充的銅膜僅通過一個點接地, 這實際上相當於設計一個可以流過該點的地平面. 發射能量的天線. 因此, 如果不能通過多個點接地, 應避免使用此銅膜填充模式.

另一種常用方法是使用單個接地層和電源電路路徑。 這種方法的問題是，電容器的等效串聯電感（ESL）會導致電容器的阻抗隨頻率變化，如圖4所示。 使用具有不同公差的多個電容器可以擴展有效繞過的頻率範圍，但當頻率超過幾百MHz時，電容器不再有用。 如果設計者認為電路中沒有這種高頻訊號，我們可以考慮方波包含超過30次諧波的諧波分量。 40 MHz數位信號的30次諧波頻率為1.2 GHz（1200 MHz）。

圖4：電容器可以在非常窄的頻率範圍內繞過訊號

繞過這些高頻分量的最有效方法是使用功率面和接地層之間的層間電容，並且功率面和接地層之間形成的用於傳輸功率的路徑的電容太小，無法產生足够的高頻旁路功能。

眾所周知，如果忽略邊緣效應，層間電容為：

C=k o A/d

其中，k=層間電介質的相對介電常數

o=8.854 x 10-12法拉/米

A=電容器兩個板的面積

d=電容器兩個極板之間的距離

如果我們假設一塊k=4.1的FR-4電路板，並且兩個內層之間的距離為39毫米，那麼根據方程式2計算，層間電容約為3.67pf/平方釐米，或23.65pf/英寸2。

電路注意事項

前面我們討論了設計混合訊號電路設備（如ADC和DAC）時需要考慮的一些重要佈線問題，但對於雜訊處理來說，這遠遠不夠。 接下來，我們將討論輸入和輸出電路如何產生雜訊以及如何防止這些問題。

輸入驅動器注意事項

今天生產的大多數ADC都可以看作是採樣轉換器，即對輸入信號進行採樣，並將採樣的電壓轉換為相應的值。 圖5顯示了用於對ADC輸入信號進行採樣的簡化等效電路。 在圖中，“CIN”表示引脚的輸入電容，“CS”表示採樣電容，“S”表示採樣開關，“RON”表示開關在導通狀態下的電阻。 採樣時，開關“S”閉合，採樣電容“CS”充電至輸入電壓電平； 在開關“S”打開而另一個開關（圖中未顯示）關閉的轉換間隙中，根據不同的ADC設計，施加在採樣電容器上的電壓被傳輸到另一個或多個電容器。

當再次關閉開關進行下一次採樣時，由於採樣電容器上的電壓轉移到其他地方，囙此採樣電容器上的電壓與上次打開開關時的電壓不同。 為了再次對採樣電容器充電，在ADC的輸入端產生電流脈衝，並且電流脈衝在ADC的輸入端產生電壓尖峰。 除非採樣電容器在再次關閉開關之前未能充電到足够有效的信號電平，一般來說，輸入端的此類電壓尖峰不會導致任何問題。 重要的是，開關關閉後，必須再次關閉採樣輸入信號。 之前已達到有效信號電平。

圖5：大多數ADC使用示例輸入

ADC電路輸入端的電容器可以累積電荷，以緩解對驅動源的電流需求，從而使其快速穩定。 然而，一般來說，運算放大器的輸出不能“容忍”更大的電容，囙此我們通常使用放大器，在輸出端串聯一個電阻器將其與電容隔離，如圖6所示。

圖6：大多數ADC使用示例輸入

那麼，如何確定圖6中電阻Rf和電容Cf的值呢？ 一種有效的方法是，首先取採樣電容器CS的電容極限的10倍作為Cf的值，然後根據方程式3計算Rf的值，其中“n”是ADC的分辯率（位數）。

輸出電容注意事項

鍵合線的電感將旁路良好的輸出線與矽晶片隔離。 當ADC輸出引脚訊號從低變高時，我們可以在輸出線上觀察到負脈衝，我們稱之為“功率反彈”。 如果該輸出線用作輸出級，並且由同一矽晶片上的其他區域共亯，則這些負脈衝將添加到這些區域的訊號中。 如果該區域是數位電路，這些負脈衝波將引起抖動雜訊； 如果是類比電路，這些負脈衝波將直接在轉換過程中引入雜訊。

當數位輸出從高變低時，匯流排電容和被驅動器件的輸入電容上積累的電荷將流過矽晶片表面和ADC的接地引脚。 接地耦合電感將矽晶片的直流輸出與器件引脚的穩定、無雜訊接地和脈衝隔離。 這些脈衝的振幅將隨放電輸出端子的數量而變化。 這種現象被稱為“地面反彈” 矽晶片的直流分量電壓與地線不一致，也不是穩定的電壓，而是波動，由於電壓差，在輸入信號和地線之間產生雜訊，並再次轉換該雜訊，如圖7所示。

圖7：對輸出電容器進行充電和放電所需的電流將在矽片中產生雜訊

對於具有差分輸入的ADC，您可能認為差分輸入的共模抑制（CMR）可以解决上述問題。 事實上，任何電路的CMR都會隨著雜訊頻率的新增而逐漸失效，特別是當訊號頻率超過幾百KHZ時，CMR的影響更為嚴重。 由於這些地面反彈脈衝的頻率通常接近輸出數據的頻率，並且快速電壓上升時間對應於更高的頻率，囙此對於上述高頻訊號範圍，CMR的影響幾乎為零。

囙此，我們的任務是將這些充電和放電電流降至最低，以將感應雜訊降至最低。

减少此類感應雜訊的第一步是减少數位輸出引脚上的電容性負載，這意味著應該避免直接用ADC輸出驅動匯流排（這就是為什麼高速ADC仍然使用傳統的3態輸出模式的原因）。 較小的電容意味著充電過程中需要移動的電荷量會减少，囙此產生的感應雜訊自然會降低。 囙此，設計中非常重要的一點是，儘量使被驅動的設備具有單個低電容輸入引脚，並且設備的輸入端應盡可能靠近ADC的輸出引脚。

然而，在某些情况下，不可能將輸出電容降低到足以消除產生的感應雜訊的水准。 當ADC的精度較高、參攷電壓和訊號電壓電平較低且取樣速率較高時，尤其如此。 此時，將一個47-100歐姆的電阻器串聯在盡可能靠近ADC輸出引脚的地方是有幫助的，因為串聯電阻器可以限制ADC輸出引脚電容器充電和放電的電流，並降低晶片上的雜訊。 見圖8。

如果串聯電阻器未盡可能靠近ADC數位輸出引脚，ADC和串聯電阻器之間的板間電容將新增，從而產生比原始雜訊更高的雜訊。 類似地，隨著模數轉換裝置的精度的提高、參攷電壓和訊號電壓電平的降低以及取樣速率的提高，情况更是如此。 當然，我們必須設法縮短這些數位傳輸線的總長度。

圖8:ADC輸出端的串聯電阻可以降低輸出電容器充放電產生的雜訊

全面闡述

所有訊號傳輸線均為傳輸線。 當線路長度超過某個閾值時，必須將該線路視為傳輸線，以避免訊號失真、定時偏差、抖動和雜訊。

隨著訊號頻率的新增，趨膚效應和鄰近效應將新增線路阻抗的實際分量（電阻）。 當其他線路靠近或遠離傳輸線時，傳輸線的阻抗會相應變化，導致傳輸線阻抗分佈不均勻。 囙此，如何處理傳輸線在佈線中極為重要。 返回平面的返回路徑也是如此。 層間電容非常重要，因為它們可以繞過散射電容器無法消除的高頻訊號分量。

一般來說，合理設計ADC驅動電路並降低輸出電流將有助於降低會損害電路內部效能的雜訊。