精密PCB製造、高頻PCB、高速PCB、標準PCB、多層PCB和PCB組裝。
在裡面 PCB佈線, 這種情況經常發生：當軌跡通過某個區域時, 由於該區域的佈線空間有限, 必須使用較細的管線. 經過該區域後, 線條恢復到其原始寬度. 軌跡寬度的變化將導致阻抗變化, 囙此會發生反射, 這會影響訊號. 那麼在什麼情况下可以忽略這種影響呢, 在什麼情况下我們必須考慮它的影響?
有3個因素與這種影響有關：阻抗變化的幅度, 訊號上升時間, 窄線上的訊號延遲.
首先討論阻抗變化的幅度。 根據反射係數公式，許多電路的設計要求反射雜訊小於電壓擺幅的5%（這與訊號上的雜訊預算有關）：
可以計算得出，阻抗的近似變化率要求為：Z/Z1–10%。 如您所知，電路板上的典型阻抗指數為+/-10%，這是根本原因。
如果阻抗變化僅發生一次，例如，線上寬從8密耳變為6密耳後，保持6密耳的寬度。 為了達到雜訊預算要求，即突然變化時的訊號反射雜訊不超過電壓擺幅的5%，阻抗變化必須小於10%。 這有時很難做到。 以FR4板上的微帶線為例，進行計算。 如果線寬為8密耳，則線與基準面之間的厚度為4密耳，特性阻抗為46.5歐姆。 線寬變為6mil後，特性阻抗變為54.2歐姆，阻抗變化率達到20%。 反射訊號的振幅必須超過標準。 至於對訊號的影響，還與訊號上升時間和從驅動端到反射點的訊號延遲有關。 但至少這是一個潜在的問題點。 幸運的是，此時可以通過阻抗匹配終止來解决這個問題。
例如，如果阻抗改變兩次，線上寬從8密耳變為6密耳後，拔出2釐米後，阻抗又變回8密耳。 然後，在2釐米長、6英里寬的測線兩端將出現反射。 一旦阻抗變大並發生正反射，則阻抗變小並發生負反射。 如果兩次反射之間的間隔足够短，則兩次反射可能會相互抵消，從而减少影響。 假設傳輸訊號為1V，0.2V在第一次規則反射中反射，1.2V繼續向前傳輸，而-0.2*1.2=0.24v在第二次反射中反射回來。 假設6mil線的長度非常短，並且兩次反射幾乎同時發生，則總反射電壓僅為0.04V，低於雜訊預算要求的5%。 囙此，這種反射是否影響訊號以及影響程度與阻抗變化時的延時和訊號上升時間有關。 研究和實驗表明，只要阻抗變化處的延時小於訊號上升時間的20%，反射訊號就不會引起問題。 如果訊號上升時間為1 ns，則阻抗變化處的時間延遲小於0.2 ns，對應於1.2英寸，反射不會引起問題。 換句話說，對於本例，只要6密耳寬的軌跡長度小於3釐米，就沒有問題。
當PCB跡線寬度發生變化時，有必要根據實際情況仔細分析，是否會造成影響。 需要注意3個參數：阻抗變化有多大，訊號上升時間有多長，以及線寬變化的頸部部分有多長。 按上述方法近似估算，適當留一定餘量。 如果可能，儘量縮短頸部長度。
需要指出的是，在實際PCB加工中，參數不能像理論那樣精確。 該理論可以為我們的設計提供指導，但它不能被複製或教條主義。 畢竟，這是一門實用科學。 估計值應根據實際情況進行適當修改，然後應用於設計。 如果你覺得自己沒有經驗，首先要保守，然後根據製造成本進行適當調整。
