PCB新聞 - 如何製作好PCB電路板

如何製作好PCB電路板

我們這麼說是為了 PCB電路板 將設計的原理圖轉換為實際電路板. 請不要低估這個過程. 事實上, 有許多事情在原則上可行，但在工程上很難實現, 或其他. 有些人無法意識到可以實現的事情. 因此, 製作一塊好的PCB板並不難, 但要製作一塊好的PCB板並非易事.

微電子領域的兩大難點是高頻訊號和微弱訊號的處理. 在這方面, PCB生產水准尤其重要. 相同的原則設計, 相同的組件, 和 <一 href="/tw/pcb-fabrication.html" target="_blank">生產的PCB電路板 by different people have different 因此, 如何製作好PCB板? 根據我們過去的經驗, I would like to talk about my views on 這個 following aspects:

1. Design goals must be clear

Receiving a design task, 您必須首先明確其設計目標, 是否為普通PCB板, a 高頻電路板, 小信號處理 PCB電路板 或同時具有高頻和小信號處理的PCB板, 如果是普通PCB板, 只要佈局、接線合理、整齊, 機械尺寸準確, 如果有中載重線和長載重線, 必須使用某些方法來處理它們，以减少負載.

當訊號線超過40MHz時 PCB電路板, 應特別注意這些訊號線, 比如線路間的串擾. 如果頻率更高, 接線長度有更嚴格的限制. 根據分佈參數網絡理論, 高速電路及其佈線之間的相互作用是一個决定性因素，在系統設計中不容忽視. 隨著閘門傳送速率的新增, 訊號線上的反對聲音將相應新增, 相鄰訊號線之間的串擾將成比例新增. 通常地, 高速電路的功耗和散熱也非常大, 所以高速PCB正在製造中. 應給予足够的重視.

當PCB電路板上有毫伏甚至微伏的微弱訊號時，這些訊號線需要特別小心。 小訊號太弱，很容易受到其他强訊號的干擾。 遮罩措施通常是必要的。 否則，信噪比將大大降低。 囙此，有用訊號被雜訊淹沒，無法有效選取。

在設計階段還應考慮電路板的調試. 測試點的物理位置, 測試點的隔離和其他因素不容忽視, 因為有些小訊號和高頻訊號不能直接加到探頭上進行量測.

此外, 應考慮其他相關因素, 如電路板層數, 所用組件的包裝形狀, 板的機械強度. 在製作PCB板之前, 您必須對設計的設計目標有一個很好的想法.

2. Understand the layout and wiring requirements of the functions of the electronic components used

We know that some special electronic components have special requirements in the layout and wiring, 例如LOTI和APH使用的類比信號放大器. 類比信號放大器需要穩定的功率和較小的紋波. 使類比小訊號部分盡可能遠離電源設備. 在OTI板上, 小訊號放大部分還專業配備了遮罩，以遮罩雜散電磁干擾. 這個 GLINK晶片 用於 NTOI板 使用ECL科技, 它消耗大量電力並產生熱量. 佈局中必須特別考慮散熱問題. 如果使用自然散熱, the GLINK晶片 必須放置在空氣迴圈相對順暢的地方., 輻射的熱量不會對其他晶片產生太大影響. 如果 PCB電路板 配有揚聲器或其他大功率設備, 可能對電源造成嚴重污染. 這一點也應該引起足够的重視.

3, the consideration of the layout of electronic components

The first factor that must be considered in the layout of electronic components is electrical performance. 盡可能將緊密連接的電子部件放在一起. 特別是一些高速線路, 佈局應盡可能短, 電源訊號應盡可能小. 訊號設備應分開. 在滿足電路效能的前提下, 組件必須整齊美觀地放置, 易於測試. 還必須仔細考慮電路板的機械尺寸和插座的位置.

高速系統中互連線上的接地和傳輸延遲時間也是系統設計中首先要考慮的因素. 訊號線上的傳輸時間對整個系統速度有很大影響, 特別是高速ECL電路. 雖然集成電路塊本身速度很快, it is due to the use of ordinary interconnect lines on the backplane (the length of each 30cm line is about The delay of 2ns) increases the delay time, 可以大大降低系統的速度. 同步工作部件（如位移暫存器和同步計數器）最好放在同一塊挿件板上, 由於時鐘訊號發送到不同的挿件板，囙此傳輸延遲時間不相等, 這可能會導致位移暫存器產生重大錯誤. 如果不能放在一塊板上, 在同步是關鍵的地方，從公共時鐘源連接到挿件板的時鐘線的長度必須相等.

四, consideration of wiring

With the completion of the design of OTNI and star optical fiber network, 還會有更多 PCB電路板具有100MHz以上的高速訊號線，需要在未來進行設計. 這裡將介紹高速線路的一些基本概念.

Transmission line

Any "long" signal path on the printed circuit board can be regarded as a kind of transmission line. 如果線路的傳輸延遲時間遠小於訊號上升時間, 訊號上升期間產生的主要反射將被淹沒. 超過, 反沖和響鈴不再存在. 對於大多數當前MOS電路, 因為上升時間與線路傳輸延遲時間的比率要大得多, 跟踪長度可達米，無訊號失真. 用於更快的邏輯電路, 特別是超高速ECL.

對於集成電路, 由於邊緣速度新增, 如果沒有採取其他措施, 必須大大縮短記錄道的長度，以保持訊號的完整性.

有兩種方法可以使高速電路在相對較長的線路上工作，而不會產生嚴重的波形失真. TTL採用肖特基二極體箝比特方法實現快速下降沿, 囙此，過沖被鉗制為低於接地電位的二極體壓降. 在–H–H級別, 這將减小齒隙的振幅. 較慢的上升沿允許超調, but it is attenuated by the relatively high output impedance (5080Ω) of the circuit in the H state. . 此外, 由於“H”級狀態的抗擾度更高, 回扣問題不是很突出. 對於HCT系列設備, 如果肖特基二極體箝比特和串聯電阻終止方法相結合, 它會改善效果會更加明顯.

當訊號線有扇形分叉時, 上面介紹的TTL成形方法在更高的位元速率和更快的邊緣速率下似乎有些不足. 因為線路中有反射波, 它們將傾向於以高位元速率合成, 導致訊號嚴重失真，抗干擾能力降低. 因此, 為了解决反射問題, ECL系統中通常使用另一種方法：線阻抗匹配法. 以這種管道, 可以控制反射，保證訊號的完整性.

嚴格地說, 對於邊緣速度較慢的傳統TTL和CMOS器件, 傳輸線不是很必要. 用於邊緣速度更快的高速ECL設備, 並非總是需要傳輸線. 但是當使用傳輸線時, 它們具有預測連接延遲、通過阻抗匹配控制反射和振盪的優點.