微波技術 - 高頻PCB電路設計常見問題（3）

隨著電子技術的飛速發展和無線通訊科技在各個領域的廣泛應用, 高頻, 高速, 而高密度已逐漸成為現代電子產品的重要發展趨勢之一.高頻PCB電路 訊號傳輸力PCB到微孔和埋入/盲孔，盲孔, 細導體, 中厚均勻薄, 高頻, 高密度多層PCB設計科技已成為一個重要的研究領域. 基於多年的硬體設計經驗, 作者總結了高頻電路的一些設計技巧和注意事項，供大家參攷.

25、如何在不造成太大成本壓力的情况下盡可能滿足EMC要求？

EMC在以下方面新增的成本 PCB板 通常是由於新增層數以增强遮罩效果和新增鐵素體磁珠, 窒息, 以及其他高頻諧波抑制裝置. 此外, 通常有必要將遮罩結構與其他機構相結合，以使整個系統通過EMC要求. 以下只是一些設計技巧 PCB板 减少電路產生的電磁輻射效應.

盡可能選擇訊號速率較慢的設備，以减少訊號產生的高頻分量。

注意高頻設備的位置。 不要將它們放得離外部接頭太近。

注意高速訊號、佈線層及其回流路徑的阻抗匹配，以减少高頻反射和輻射。

在每個設備的電源引脚上放置足够和適當的去耦電容器，以減輕電源層和地層上的雜訊。 特別注意電容器的頻率回應和溫度特性是否符合設計要求。

26. 當 PCB板 有多個號碼/模塊功能塊, 傳統做法是將數位分開/單元, 為什麼？?

數位/模式接地分離的原因是數位電路在高電位和低電位之間切換時在電源和接地中產生雜訊。 雜訊的大小取決於訊號的速度和電流的大小。 如果在類比區域電路非常接近的情况下，未劃分接地層，且數位區域電路產生的雜訊較大，則即使數位和類比信號不交叉，類比信號仍會受到接地雜訊的干擾。 也就是說，只有當類比電路區域遠離產生大雜訊的數位電路區域時，才能使用數位和類比不分割模式。

27、另一種方法是確保數位/模塊單獨佈局和數位/模塊訊號線不相互交叉，整個PCB板不被分割，數位/模塊連接到接地層。 為什麼？

類比信號不能穿過電線的要求是，更快的數位信號的返回電流路徑將沿著電纜底部附近的地面流回數位信號源。 如果類比信號穿過導線，則返回電流產生的雜訊將出現在類比電路區域。

28、在設計高速PCB設計原理圖時，如何考慮阻抗匹配問題？

阻抗匹配是高速PCB電路設計的關鍵要素之一。 阻抗值與佈線模式有關。 例如，表層（微帶）或內層（帶狀線/雙帶狀線）、參攷層（電源層或地層）、電纜寬度和PCB資料之間的距離都會影響佈線的特性阻抗值。 也就是說接線後確定阻抗值。 一般模擬軟件會由於線路模型或數學算灋的局限性而採用一些考慮阻抗不連續佈線的情况，此時在原理圖中只能保留一些終端，如串聯電阻，以緩解阻抗不連續佈線的影響。 問題或接線的真正根本解決方案是盡可能避免阻抗不連續的發生。

我在哪裡可以提供更準確的IBIS模型庫？

IBIS模型的準確性直接影響模擬結果。 IBIS可以看作是實際晶片I/O緩衝器等效電路的電力特性數據，可以通過SPICE模型進行轉換（或量測，但有更多限制）。 然而，SPICE數據與晶片製造相關，囙此相同的設備由不同的晶片製造商提供。 SPICE數據不同，轉換後的IBIS模型中的數據也不同。 也就是說，如果使用製造商A的設備，只有他們才能為其設備提供準確的模型數據，因為沒有人比他們更瞭解其設備的製造過程。 如果供應商提供的IBIS不準確，唯一的根本解決方案是不斷要求供應商改進。

30、在高速PCB的設計中，設計師應該考慮哪些方面的EMC和EMI規則？

通常，EMI或EMC設計需要同時考慮輻射和傳導方面。 前者屬於高頻部分（>30MHz），後者屬於低頻部分（<30MHz）。 所以你不能只關注高頻而忽視低頻。 在開始佈局設備位置、PCB層壓佈置、重要線上佈線、設備選擇等時，必須考慮良好的EMI/EMC設計，如果這些事先沒有更好的佈置，解決方案的效率將降低，成本將新增。 例如，時鐘發生器的位置不應盡可能靠近外部連接器，高速訊號應盡可能深入內層，並注意特性阻抗匹配和參攷層的連續性，以减少反射， 裝置驅動的訊號斜率應盡可能小，以减少高頻分量，在選擇去耦/旁路電容器時，應注意頻率回應是否滿足要求，以降低功率層雜訊。 此外，注意高頻訊號電流回流路徑，以最小化回路面積（即回路阻抗），减少輻射。 高頻雜訊的範圍也可以通過劃分地層來控制。 最後，適當選擇PCB和主機殼之間的主機殼接地。

31、如何選擇EDA工具？

在當前的PCB設計軟體中，熱分析不是一個強項，囙此不建議使用它。 對於其他功能，可以選擇1.3.4 PADS或Cadence，效能和成本都很好。 PLD設計初學者可以使用PLD晶片製造商提供的集成環境，在設計超過百萬門時可以選擇單點工具。

請推薦適合高速信號處理和傳輸的EDA軟件。

對於一般電路設計，INNOVEDA焊盤非常好，並且它們與模擬軟件相容，而模擬軟件通常占應用程序的70%。 對於高速電路設計、類比和數位混合電路，使用Cadence解決方案是效能和價格最好的軟件，當然，Mentor的效能非常好，尤其是其設計過程管理應該是最好的。 （大唐電信科技專家王勝）

33、PCB板各層含義的解釋？

Topoverlay—頂層組件的名稱，也稱為頂層絲網或頂層組件圖例，如R1、C5、IC10。 Bottomoverlay——與多層板相同——如果設計一個4層板，並放置一個自由焊盤或通孔，將其定義為乘法，則其焊盤自動顯示在所有4層上，如果僅將其定義為頂層，則其焊盤將僅顯示在頂層。

34. 設計中應注意什麼, 路由, 和排版 高頻PCB 2G以上?

2G以上高頻PCB屬於射頻電路設計，不屬於高速數位電路設計範圍。 射頻電路的佈局和佈線應與原理圖一起考慮，因為佈局和佈線會導致分佈效應。 此外，射頻電路設計一些無源器件是通過參數化特殊形狀銅箔的定義來實現的，囙此需要EDA工具提供可以編輯特殊形狀銅箔的參數化器件。 Mentor BoardStation有專業的射頻設計模塊來滿足這些要求。 此外，一般射頻設計需要專業的射頻電路分析工具，其中最著名的是安捷倫的Eesoft，它與Mentor的工具具有良好的介面。

35.對於所有數位信號PCB，電路板具有80MHz時鐘源。 除了鋼絲網（接地）外，還應使用何種電路保護來確保足够的驅動能力？

確保時鐘驅動能力, 不應該通過保護來實現, 一般使用時鐘驅動晶片. 關於時鐘驅動能力的常見問題是由於多個時鐘負載. 採用時鐘驅動晶片, 將一個時鐘訊號轉換為多個, 採用點對點連接. 選擇驅動晶片, 除了確保基本匹配負載, the signal along with the requirements (generally clock along with the effective signal), 在計算系統定時時, 計算驅動晶片中的時鐘延遲.