微波技術 - 高頻PCB電路設計中的常見問題

隨著電子技術的飛速發展和無線通訊科技在各個領域的廣泛應用, 高頻, 高速, 而高密度已逐漸成為現代電子產品的重要發展趨勢之一. 訊號傳輸力的高頻高速數位化PCB到微孔和埋入/盲孔，盲孔, 細導體, 中厚均勻薄, 高頻, 高密度多層PCB設計科技已成為一個重要的研究領域. 基於多年的硬體設計經驗, 作者總結了一些設計技巧和注意事項 高頻PCB 供您參攷.

1、如何選擇PCB板？

選擇PCB板必須在滿足設計要求之間取得平衡, 批量生產, 和成本. 設計要求包括電力和機械部件. 在設計非常複雜的產品時，資料問題通常很重要 高速PCB板 (（頻率大於GHz）). 例如, 當前常用的 FR-4 布料, in the frequency of several GHz dielectric loss (dielectric loss) can have a great impact on signal attenuation, 可能不合適. 用於電力目的, 注意介電常數, 設計頻率下的介電損耗是合適的.

2、如何避免高頻干擾？

避免高頻干擾的基本思想是儘量減少高頻訊號電磁場的干擾，即串擾。 它們可用於延長高速訊號和類比信號之間的距離，或在類比信號之外添加接地保護/分路記錄道。 此外，還要注意數位接地對類比接地的雜訊干擾。

3、如何解决高速設計中的信號完整性問題？

信號完整性是阻抗匹配的問題。 影響阻抗匹配的因素包括信號源結構和輸出阻抗、電纜的特性阻抗、負載側的特性以及電纜的拓撲結構。 解決方案是通過終止和調整路由拓撲。

4、差動接線是如何實現的？

差動接線有兩點需要注意，一是兩條線路的長度應盡可能長，二是兩條線路之間的距離（由差動阻抗確定）應始終保持不變，即保持平行。 有兩種平行的管道：一種是兩條線在同一層上並排運行，另一種是兩條線在兩個相鄰層下運行。 前者肩並肩（肩並肩，肩並肩）更常見。

5、對於只有一條輸出的時鐘訊號線，如何實現差分接線？

只有當源和接收器都是差分訊號時，使用差分接線才有意義。 囙此，對於只有一個輸出的時鐘訊號，不可能使用差分接線。

6、能否在接收端的差分線對之間添加匹配電阻？

接收端差分線對之間的匹配電阻通常是相加的，應等於差分阻抗的值。 您將獲得更好的訊號質量。

7、為什麼差分對的接線應緊密且平行？

差分對的接線應適當閉合和平行。 適當的接近度是因為距離會影響微分阻抗的值，這是不同對設計中的一個重要參數。 為了保持差分阻抗的一致性，還需要並行化。 如果兩條線距離較近或較遠，則差分阻抗不一致，從而影響信號完整性和定時延遲。

8、如何處理實際佈線中的一些理論衝突？

模組化/數位分離是正確的。 應注意訊號路由，儘量不要穿越護城河，不要讓供電和訊號回流電流路徑變得過大。

晶體振盪器是一種類比的正回饋振盪電路。 為了獲得穩定的振盪訊號，必須滿足環路增益和相位的要求。 然而，該類比信號的振盪規格很容易受到干擾，即使添加了接地保護跡線，也可能無法完全隔離干擾。 而且距離太遠，接地層中的雜訊也會影響正回饋振盪電路。 囙此，確保晶體振盪器和晶片之間的距離盡可能近。

高速佈線和EMI要求之間確實存在許多衝突。 但其基本原理是，由於EMI添加了電阻電容或鐵氧體磁珠，訊號的某些電力特性不能導致不符合規範。 囙此，最好通過佈線和PCB分層科技（如高速訊號分層）來解决或减少EMI問題。 最後，使用電阻電容或鐵氧體磁珠來减少對訊號的損壞。

9、如何解决高速訊號人工接線與自動接線的衝突？

當今大多數强大的佈線軟件的自動佈線器都設定了限制條件來控制纏繞模式和孔數。 EDA公司有時擁有截然不同的繞線機能力和約束設定項目。 例如，是否有足够的約束來控制蛇形蛇行的管道，是否可以控制差分對的間距等。這將影響自動佈線的佈線管道是否符合設計師的想法。 此外，手動調整接線的難度與繞線機的能力有關。 例如，導線的推動能力、孔的推動能力，甚至導線對銅的推動能力等。囙此，選擇强大的佈線引擎能力是解決方案。

10、試樣。

利用時域反射計（TDR），測試試片用於量測製造的PCB的特性阻抗是否滿足設計要求。 一般來說，控制阻抗有單線和差分兩種情况。 囙此，試樣上的線寬和線間距（帶差分對）應與待控制的線相同。 最重要的是量測時接地點的位置。 為了减小接地線的電感，TDR探頭的接地位置通常非常靠近量測訊號的探頭尖端。 囙此，試樣上量測訊號點與接地點之間的距離應與使用的探杆一致。

11、我們可以使用微帶線模型來計算功率平面上方訊號線的特性阻抗嗎？ 能否使用帶狀線模型計算電源和接地層之間的訊號？

是的，在計算特性阻抗時，必須將電源平面和地平面都視為參攷平面。 例如，四層板材：頂層-動力層-地層-底層。 此時，頂層佈線特性阻抗的模型是以功率平面為參攷平面的微帶線模型。

12. 在裡面 高速PCB設計, 訊號層的空白區域可以, 但是如何分配多個?

一般來說