電路設計 - 减少雜訊和電磁干擾的PCB設計

電子設備的靈敏度越來越高, 這就要求設備具有更强的抗干擾能力. 因此, PCB設計 變得更加困難. 如何提高PCB的抗干擾能力已成為眾多工程師關注的關鍵問題之一. 本文將介紹一些减少雜訊和電磁干擾的技巧 PCB設計.

以下是在PCB設計中减少雜訊和電磁干擾的24個技巧，經過多年的設計總結：

（1）可以使用低速晶片代替高速晶片。 高速晶片用於關鍵位置。

（2）電阻器可以串聯，以降低控制電路上邊緣和下邊緣的跳變率。

（3）嘗試為繼電器等提供某種形式的阻尼。

（4）使用符合系統要求的最低頻率時鐘。

（5）時鐘發生器盡可能靠近使用時鐘的設備。 石英晶體振盪器的外殼應接地。

（6）用地線封閉時鐘區域，並使時鐘線盡可能短。

（7）輸入/輸出驅動電路應盡可能靠近印製板邊緣，並讓其儘快離開印製板。 應過濾進入印製板的訊號，並且還應過濾來自高雜訊區域的訊號。 同時，應使用一系列終端電阻器來减少訊號反射。

（8）MCD的無用端子應連接到高電平，或接地，或定義為輸出端子，並且應連接到集成電路上的電源接地的端子應連接，並且不浮動。

（9）未使用的柵極電路的輸入端子不應保持浮動。 未使用的運算放大器的正極輸入端子應接地，負極輸入端子應連接到輸出端子。

(10) As far as possible, 使用45折線而不是90折線 PCB印製板 减少高頻訊號的外部發射和耦合.

（11）印製板根據頻率和電流開關特性進行劃分，雜訊分量和非雜訊分量應相距較遠。

（12）單板和雙板使用單點電源和單點接地。 電源線和地線應盡可能厚。 如果經濟實惠，請使用多層板降低電源和接地的電容電感。

（13）使時鐘、匯流排和晶片選擇訊號遠離輸入/輸出線和連接器。

（14）類比電壓輸入線和參攷電壓端子應盡可能遠離數位電路訊號線，尤其是時鐘。

（15）對於A/D設備，數位部分和類比部分應該是統一的，而不是交叉的。

（16）垂直於輸入/輸出線的時鐘線的干擾比平行輸入/輸出線小，並且時鐘元件引脚遠離輸入/輸出電纜。

(17) The PCB組件 引脚應盡可能短, 去耦電容器引脚應盡可能短.

（18）關鍵線路應盡可能厚，兩側應加保護地。 高速線路應短而直。

（19）對雜訊敏感的線路不應與大電流、高速開關線路平行。

（20）不要在石英晶體和雜訊敏感設備下方佈線。

（21）對於弱訊號電路，不要在低頻電路周圍形成電流回路。

（22）不要在訊號中形成回路。 如果不可避免，則使回路面積盡可能小。

（23）每個集成電路一個去耦電容器。 必須在每個電解電容器上添加一個小型高頻旁路電容器。

（24）使用大容量鉭電容器或juku電容器代替電解電容器對儲能電容器進行充放電。 當使用管狀電容器時，外殼應接地。