精密PCB製造、高頻PCB、高速PCB、標準PCB、多層PCB和PCB組裝。
電路設計

電路設計 - PCB電路板設計中的電磁相容/電磁干擾控制科技

電路設計

電路設計 - PCB電路板設計中的電磁相容/電磁干擾控制科技

PCB電路板設計中的電磁相容/電磁干擾控制科技

2021-10-30
View:583
Author:Downs

隨著集成電路器件集成度的提高, 設備的逐漸小型化和設備的增長速度, 電子產品中的電磁干擾問題變得更加嚴重. 從EMC的角度來看/系統設備的電磁干擾設計, 正確處理EMC/電磁干擾問題 PCB設計 設備階段是系統設備滿足電磁相容標準的最有效和成本最低的方法. 本文介紹了EMC/數位電路中的電磁干擾控制科技 PCB設計.

1.EMI產生和抑制原理

電磁干擾的產生是由電磁干擾源通過耦合路徑向敏感系統傳輸能量引起的。 它包括3種基本形式:通過導線或公共接地的傳導、通過空間的輻射或近場耦合。 電磁干擾的危害表現為降低傳輸訊號的質量,對電路或設備造成干擾甚至損壞,使設備無法滿足電磁相容標準規定的技術指標要求。

為了抑制電磁干擾,數位電路的電磁干擾設計應根據以下原則進行:

根據相關的電磁相容/電磁干擾技術規範,將名額分解為單板電路,進行分層控制。

2 EMC/電磁干擾控制科技 數位電路PCB

電路板

在處理各種形式的電磁干擾時,必須詳細分析具體問題。 在數位電路的PCB設計中,EMI可以從以下幾個方面進行控制。

設備選擇:

在設計電磁干擾時,我們必須首先考慮所選設備的速度。 在任何電路中,如果用上升時間為2.5ns的設備替換上升時間為5ns的設備,EMI將新增約4倍。 電磁干擾的輻射强度與頻率的平方成正比。 最高EMI頻率(fknee)也稱為EMI發射頻寬。 它是訊號上升時間而不是訊號頻率的函數:fknee=0.35/Tr(其中Tr是設備的訊號上升時間)

這種輻射電磁干擾的頻率範圍為30MHz至數GHz。 在這個頻帶中,波長很短,甚至電路板上很短的接線也可能成為發射天線。 當電磁干擾較高時,電路很容易失去正常功能。 囙此,在器件的選擇上,在保證電路效能要求的前提下,應盡可能使用低速晶片,並應採用合適的驅動/接收電路。

堆疊設計:

在成本允許的前提下,新增接地層的數量並將訊號層靠近接地層可以减少EMI輻射。 對於高速PCB,電源面和接地層緊密耦合,這可以降低電源阻抗,從而减少EMI。

佈局:

根據訊號電流,合理的佈局可以减少訊號之間的干擾。 合理佈局是控制電磁干擾的關鍵。 佈局的基本原則是:

時鐘線是干擾和輻射的主要來源。 遠離敏感電路,使時鐘軌跡最短;

-連接器應盡可能佈置在電路板的一側,並遠離高頻電路;

充分考慮電源劃分佈局的可行性,多個電源設備應跨越電源劃分區域的邊界放置,以有效减少平面劃分對電磁干擾的影響;

裝電線:

–阻抗控制:高速訊號線將顯示傳輸線的特性,需要進行阻抗控制,以避免訊號反射、過沖和振鈴,並减少EMI輻射。

為了瞭解每個鑰匙訊號的流向,鑰匙訊號的路徑應靠近返回路徑,以確保其環路面積最小。

對於低頻訊號,使電流流過電阻最小的路徑; 對於高頻訊號,使高頻電流流過電感最小的路徑,而不是電阻最小的路徑(見圖1)。 對於差模輻射,EMI輻射强度(E)與電流、電流回路面積和頻率平方成正比。 (I是電流,A是回路面積,f是頻率,r是到回路中心的距離,k是常數。)

囙此,當最小電感返回路徑剛好低於訊號線時,可以减小電流回路面積,從而降低EMI輻射能量。

–關鍵訊號不得穿過分割區域。

. 確保帶狀線、微帶線及其基準面滿足要求。

去耦電容器的引線應短而寬。

. 所有訊號跡線應盡可能遠離電路板邊緣。

對於多點連接網絡,選擇適當的拓撲結構以减少訊號反射和EMI輻射。

PCB設計佈線訊號回路中的電磁相容/電磁干擾控制科技

電源平面的分割處理:

功率層劃分

當主電源板上有一個或多個子電源時,確保每個電源區域的連續性和足够的銅箔寬度。 分界線不需要太寬,一般20-50mil的線寬就足以减少間隙輻射。

底層的劃分

地平面應保持完整,以避免分裂。 如果必須分開,則需要區分數位接地、類比接地和雜訊接地,並通過出口處的公共接地點連接到外部接地。

為了减少電源的邊緣輻射,電源/地平面應遵循20H設計原則,即地平面的尺寸比電源平面的尺寸大20H(見圖2),以便邊緣場輻射强度可以降低70%。

為了减少電源的邊緣輻射,電源/地平面應遵循20H設計原則,即地平面的尺寸比電源平面的尺寸大20H,以便邊緣場輻射强度可以降低70%。

3.EMI的其他控制方法

電力系統設計:

–使用濾波器控制傳導干擾。

–電源去耦。 在電磁干擾設計中,提供合理的去耦電容可以使晶片可靠工作,降低電源中的高頻雜訊,降低電磁干擾。 由於導線電感和其他寄生參數的影響,電源及其電源線的響應速度較慢,這使得高速電路中驅動器所需的暫態電流不足。 合理設計電源層的旁路或去耦電容器和分佈式電容器,以便可以利用電容器的儲能效應在電源響應之前快速向設備提供電流。 正確的電容去耦可以提供低阻抗功率路徑,這是降低共模電磁干擾的關鍵。

接地:

接地設計是降低整個電路板電磁干擾的關鍵。

確定採用單點接地、多點接地或混合接地。

如果在雙面板設計中沒有地線層,則必須合理設計地線網格,並確保地線的寬度>電源線的寬度>訊號線的寬度。 也可以使用大面積鋪砌方法,但有必要注意同一樓層上大面積鋪砌的連續性。

對於多層板設計,確保有一個接地層,以减少公共接地阻抗。

電磁干擾分析和測試:

·類比分析

在完成 PCB佈線, EM I模擬軟件和專家系統可用於模擬分析,以類比電磁相容性/電磁干擾環境,以評估產品是否符合相關電磁相容性標準的要求.