電路設計 - 高速PCB設計的注意事項是什麼

(1) Determination of high-speed signals

The delay per unit inch on the 印刷電路板 是0.167ns. 然而, 如果有許多過孔, 許多設備引脚, 以及在網絡電纜上設定的許多約束, 延遲將新增. 通常地, 高速邏輯器件的訊號上升時間約為0.2ns. 如果電路板上有砷化鎵晶片, 最大接線長度為7.62毫米.

設Tr為訊號上升時間，Tpd為訊號線傳播延遲。 如果Tr–4Tpd，則訊號落在安全區域。 如果2Tpd–Tr–4Tpd，訊號下降到不確定區域。 如果Tr–2Tpd，訊號落在問題區域。 對於落在不確定區域和問題區域的訊號，應使用高速佈線方法。

（2）輸電線路效應

基於上述定義的傳輸線模型，綜上所述，傳輸線將給整個電路設計帶來以下影響。

2.1反射訊號

如果記錄道未正確終止（終端匹配），則來自驅動端的訊號脈衝在接收端反射，導致意外影響並扭曲訊號輪廓。 當畸變非常嚴重時，可能會導致各種錯誤並導致設計失敗。 同時，失真訊號對雜訊的敏感性新增，這也可能導致設計失敗。 如果不充分考慮上述情况，電磁干擾將顯著增加，這不僅會影響其自身設計的結果，還會導致整個系統的故障。 反射訊號的主要原因是：記錄道太長； 未通過匹配、過大電容或電感以及阻抗失配終止的傳輸線。

2.2延遲和定時誤差

訊號延遲和定時誤差表現為：當訊號在邏輯電平的高閾值和低閾值之間變化時，訊號在一段時間內不跳變。 過大的訊號延遲可能會導致定時錯誤和設備功能混亂。 當有多個接收器時，通常會出現問題。 電路設計者必須確定最壞情况下的延時，以確保設計的正確性。 訊號延遲的原因：驅動器超載，接線過長。

2.3多次越過邏輯電平閾值錯誤

在過渡過程中，訊號可能多次超過邏輯電平閾值，從而導致此類錯誤。 多次越過邏輯電平閾值的錯誤是訊號振盪的一種特殊形式，即訊號的振盪發生在邏輯電平閾值附近，多次越過邏輯電平閾值將導致邏輯功能紊亂。 反射訊號的原因：長軌跡、未端接的傳輸線、過大的電容或電感以及阻抗不匹配。

2.4過沖和欠沖

過沖和欠沖來自兩個原因：軌跡太長或訊號變化太快。 儘管大多數元件接收端由輸入保護二極體保護，但有時這些過沖水准將遠遠超過元件電源電壓範圍，並損壞元件。

（3）避免輸電線路效應的方法

鑒於上述輸電線路問題帶來的影響，讓我們從以下幾個方面討論控制這些影響的方法。

3.1嚴格控制關鍵網絡電纜的長度

如果設計中存在高速過渡邊緣，則必須考慮傳輸線對印刷電路板的影響問題。 現時常用的具有極高時鐘頻率的快速集成電路晶片存在此類問題。 解决這個問題有一些基本原則：如果使用CMOS或TTL電路進行設計，工作頻率低於10MHz，佈線長度不應大於7英寸。 50MHz時，接線長度不應大於1.5英寸。 如果工作頻率達到或超過75MHz，接線長度應為1英寸。 砷化鎵晶片的最大佈線長度應為0.3英寸。 如果超過該標準，則會出現輸電線路問題。

3.2合理規劃配線拓撲結構

解决輸電線路效應的另一種方法是選擇正確的接線路徑和端子拓撲. 佈線的拓撲結構是指網絡電纜的佈線順序和佈線結構. 使用高速邏輯設備時, 除非跟踪分支的長度保持較短, 邊緣快速變化的訊號將被訊號幹線軌跡上的分支軌跡扭曲. 在正常情况下, 印刷電路板佈線 uses two basic topologies, 即菊花鏈路由和星形分佈.

對於菊花鏈佈線，佈線從驅動端開始，依次到達每個接收端。 如果使用串聯電阻改變訊號特性，則串聯電阻的位置應靠近驅動端。 在控制佈線的高次諧波干擾方面，菊花鏈佈線的效果最好。 然而，這種佈線方法具有最低的分配率，並且不容易100%分配。 在實際設計中，我們使菊花鏈佈線中的支路長度盡可能短。 安全長度值應為：存根延遲<=Trt*0.1。

星形拓撲結構可以有效避免時鐘訊號的非同步問題，但在高密度印刷電路板板上手動完成佈線非常困難。 使用自動路由器是完成星形佈線的最佳管道。 每個支路上都需要端接電阻器。 終端電阻器的電阻應與連接的特性阻抗匹配。 這可以手動計算，也可以通過CAD工具計算特性阻抗值和端子匹配電阻值。

串聯電阻匹配端子不會產生額外的功耗，但會减慢訊號傳輸。 這種方法用於延時影響不大的匯流排驅動電路。 串聯電阻匹配端子的優點是可以减少車載設備的數量和佈線密度。

最後一種方法是分離匹配的終端。 這樣，匹配組件需要放置在接收端附近。 優點是它不會降低訊號，並且可以很好地避免雜訊。 通常用於TTL輸入信號（ACT、HCT、FAST）。

此外，還必須考慮終端匹配電阻器的封裝類型和安裝類型。 通常，SMD表面貼裝電阻器的電感低於通孔元件，囙此SMD封裝元件成為首選。 如果您選擇普通的串聯電阻器，也有兩種安裝選項：垂直和水准。

在垂直安裝模式下, 電阻器的一個安裝引脚很短, 可以降低電阻器和電路板之間的熱阻, 這樣電阻器的熱量可以更容易地散發到空氣中. 但較長的垂直安裝將新增電阻器的電感. 由於安裝較低，水准安裝具有較低的電感. 然而, 過熱電阻將漂移. 在最壞的情况下, 電阻將變成開路, 導致 印刷電路板跟踪 termination matching failure and becoming a potential failure factor.

3.3抑制電磁干擾的方法

A good solution to the signal integrity problem will improve the electromagnetic compatibility (EMC) of the 印刷電路板板. 其中一個非常重要的是確保 印刷電路板 板 has a good grounding. 對於複雜的設計，將訊號層與地面層結合使用是非常有效的. 此外, 最小化電路板最外層的訊號密度也是减少電磁輻射的好方法. 這種方法可以通過使用“表面積層”科技“構建”設計和製造來實現 印刷電路板. 通過添加薄絕緣層和用於在普通工藝上穿透這些層的微孔的組合來實現表面積層 印刷電路板. 電阻和電容可以埋在表層下麵, 組織面積的示踪密度將新增近一倍. 减小 印刷電路板. 减少 印刷電路板 面積對軌跡的拓撲結構有很大影響, 這意味著電流回路减小, 减少了分支軌跡的長度, 電磁輻射與電流環的面積近似成比例； 同時, 小尺寸特徵意味著可以使用高密度的鉛脚封裝器件, 這反過來又减少了電線的長度, 從而减少電流回路並改善電磁相容性特性.

總之, 以上是 高速電路板.