PCB 기술 - PCB 유지 관리 기술 샘플 학습 목적

1. PCB 유지 관리 예

중요 팁:

칩 핀이 땅에 닿거나 전원이 단락될 때 단락 저항치는 10-25밀리옴 사이이다.

1인치 길이의 구리선을 연결하는 저항은 약 40-50밀리옴이다.

예를 들어, 74640이 온라인 기능 테스트를 수행할 때, 그 핀 6는 대지 저항이 1옴으로 표시되고, QT50으로 측정한 6번째 핀 대지 저항은 약 160밀리옴이다.그것에 연결된 다른 장치가 합선 고장을 일으킨 것으로 의심된다. QT50 검사를 통해 칩에 저항기 세트와 설정 스위치가 연결된 것을 발견했다.스위치 접점에서 측정된 대지 저항은 약 40밀리옴으로 지그재그 6에서 측정된 저항보다 낮기 때문에 칩에 표시된 지그재그 6대 지단락 고장은 스위치 접지를 설정했기 때문이라는 것을 의미한다.이것은 칩 자체의 고장이 아니다.

정상적인 상황에서 버스 설비의 핀은 설계에 접지와 전원이 거의 없다.핀 접지 또는 전원이 있는 경우 장치를 다시 테스트합니다.

참고와 비교를 위한 좋은 판이 없는 경우에도 핀의 상태를 분석하고 실제 파형을 측정하여 고장난 판을 고칠 수 있다.예를 들어, 많은 칩은 회로 설계에서 논리 유닛의 일부만 사용하고 나머지는 사용되지 않는 부분의 입력 핀은 일반적으로 접지하여 이 부분이 무작위 작동 상태이고 회로에 방해가 되지 않도록 합니다.칩의 논리적 기능에 따라 실제 출력 파형을 분석하면 측정된 칩이 실제로 손상되었는지 판단하는 데 매우 도움이 될 것입니다.

예 1: 74123(단일 안정 공명기) 핀 부동(FLT)

온라인 기능 테스트에서 장치의 입력 핀은 일반적으로 저항이 높은 상태 (저항이 1메가옴보다 큼) 로 표시됩니다.장치가 오프라인 테스트를 하는 동안 TTL 또는 CMOS 로드가 연결되지 않으면 이 결과가 나타납니다.온라인 테스트에서 칩의 입력 핀은 일반적으로 다른 칩의 출력 핀에 연결됩니다.칩의 출력 핀 구동 팬아웃 부하를 확보하기 위해서, 그것은 보통 저항이 낮다.

온라인 테스트에서 입력 핀이 핀 상태 창에 "FLT" 로 표시되면 해당 핀이 부동 상태이며 보드나 트리플 디바이스의 경계 포트나 PCB 보드에 연결될 수 있습니다.길을 내다.

다른 입력 핀의 상태와 비교하여 해당 핀의 상태가 정상인지 여부를 판단할 수 있습니다.

이 예에서 6번째 핀은 RC 회로의 입력 단자에 연결됩니다.회로의 콘덴서는 저항기를 통해 충전한 다음 칩의 6번째 핀을 통해 방전된다.그렇다면 입력 핀은 고임피던스 상태가 될 수 없습니다. 고임피던스라면 콘덴서에 방전할 수 없기 때문입니다.칩에서 ICFT를 실행하는 동안 테스트 오류가 발생했습니다.7번째 핀은 "FLT"를 표시하고 다른 입력 핀은 정상 논리 레벨(대지 임피던스는 약 550옴)을 표시합니다.QT200은 칩에서 테스트 결과가"테스트 실패"였지만 칩의 출력 핀이 뒤집혔기 때문에 시계열 문제로 보인다.사용자가 주의하지 않으면 테스트 결과가 무시되고 시간 문제로 간주됩니다.

이상의 분석은 사용자가 핀의 상태 정보를 자세히 관찰하고 분석하는 것이 진정한 고장점을 판단하는 데 매우 중요하다는 것을 보여준다.입력 핀의 입력 임피던스가 550옴이면 부동 상태(FLT)가 아닙니다.이 사례의 고장의 실제 원인은 단안정상태 공진강이 기능이 손상되어 콘덴서를 정상적으로 방전할 수 없기 때문이다.

이와 유사하게 장치의 출력 핀은 부동 상태(FLT)가 될 수 없습니다. 부동 상태이면 핀은 전류를 흡수하거나 방전할 수 없으며 어떠한 부채질 부하도 구동할 수 없기 때문입니다.또한 사용자는 노드 대 땅 임피던스가 5-10 옴 미만이어서는 안 됩니다 (노드 대 땅 단락이 실제로 발생하지 않는 한 이 때의 임피던스는 약 2 옴).일반적인 버퍼 드라이브는 논리적으로 낮은 상태에서 약 15-17옴의 임피던스를 가집니다.

예 2: 테스터의 전원 고정장치가 접촉 불량으로 인해 테스트 전원을 공급할 수 없음

테스트기의 전원 클램프와 피측판의 칩을 통해 피측판에 전원을 공급할 때, 때때로 피측칩의 전원 핀의 측정 전압이 4.5V에 불과하다는 것을 발견할 수 있는데, 이때의 테스트 결과는 종종 불안정하다.이러한 상황의 원인은 칩 핀이 산화되어 테스터의 전원 고정 장치가 칩 핀과 잘 접촉하지 못했기 때문일 수 있습니다.이런 문제가 발생하면 다른 방법으로 해결할 수 있습니다. 가장 효과적인 방법은 피측판의 경계를 통해 측정기의 전원 단자를 측정기의 전력 공급 케이블에 연결하는 것입니다.

예 3: 피측판에 전원이 들어오면 칩의 핀이 땅에 닿는 단락

이런 현상은 해결하기 어렵다.테스트 결과 측정된 칩의 출력 핀 임피던스는 10옴(저임피던스 상태)으로 뒤집기 동작이 존재하지 않았다.임피던스가 논리적으로 낮을 경우 이 임피던스는 일반 버퍼 드라이브 출력 핀의 임피던스보다 작습니다.피측판의 전원을 끊을 때, 세 개의 표로 핀이 땅에 합선되었는지 측정한다 (전저항이 1천 옴보다 크다).

이런 단락현상은 피측판에 전기가 들어왔을 때만 발생하는데 이는 피측부품의 출력단의 원인일수도 있고 부품의 입출력과 출력단이 련결된 원인일수도 있다.측정된 부품의 출력단은 논리가 낮을 때 전류를 흡수하고 논리가 높을 때 부품의 입력 핀으로 전류를 출력할 수 있어야 한다.

예제 4: 피측판에 전원이 들어오지 않을 때 세 칩의 한 핀이 모두 대지 단락에 맞는다

측정 대상 장치가 전원을 켤 때 내부 대지 단락인 경우 전원이 들어오지 않은 상태에서 측정에서 대지 단락이 발생하지 않습니다.이 경우 측정된 장치의 출력 핀-투-지 저항과 연결된 팬-아웃 장치의 입력-투-지 저항을 밀리오미터로 측정할 수 있습니다.저항이 가장 적은 측정점이야말로 진정으로 손상된 설비이다.

구체적인 현상은 ICFT 과정에서 피측판에서 버스 장치 74374의 두 번째 핀, 74244의 18번째 핀, 또 다른 74244 핀을 표시하는 세 개의 칩이"테스트 실패"를 보였다는 것이다.인발 3은 각각 대지 단락이다.

먼저 PCB 단락점에서 가장 가까운 칩을 찾아낸다.QT50 단락 추적기를 사용하여 테스트할 때 측정 범위를 200밀리옴으로 설정하고 세 칩의 단락 핀대 지반 저항을 측정하여 저항이 가장 낮은 핀을 찾습니다.방법은 한 프로브를 피측판의 전원 접지에 연결하고 다른 프로브를 74374의 두 번째 핀에 연결하여 160밀리옴의 저항을 측정한 다음 74244의 18번째 핀에 연결하고 90밀리옴의 저항을 측정한 다음 다른 74244의 첫 번째 핀에 연결하여 10밀리옴의 저항을 측정하는 것이다.그러면 이 핀은 버스 오류를 유발하는 단락점입니다.

다음 문제는 실제 합선이 74244 내부인지 PCB 합선 핀의 외부에 연결된 동선인지 확인하는 것입니다.방법은 QT50의 한 프로브를 접지하여 다른 프로브를 74244의 세 번째 핀 용접점 위의 부분에 연결하고, 이 핀 대 바닥의 저항(약 10밀리옴)을 읽은 다음 세 번째 핀 용접점 밖 3-4mm의 연결 동선에 프로브펜을 연결합니다.그런 다음 이 시점에서 세 번째 핀이 땅에 닿는 저항값 (약 6밀리옴) 을 읽습니다.이 결과는 실제 단락점이 핀 3에 연결된 외부 동선임을 보여줍니다.