PCB 기술 - ​PCB 유지 관리 단계의 다양한 테스트 결과

PCB 온라인 기능 테스트 시스템의 주요 제약 요인은 역방향 드라이브가 전류에 대한 흡수/방전 능력이 너무 강해 측정된 칩의 입력 핀의 고장 현상을 은폐하는 것이다.예를 들어, 대부분의 칩은 입력 핀 임피던스가 매우 높습니다 (1 메가 옴 이상).입력 핀의 내부 기능이 손상되면 핀의 임피던스가 약 20옴으로 감소할 수 있으며, 이로 인해 입력 핀을 구동하는 칩에 부채질 문제가 발생할 수 있습니다. 대부분의 칩은 약 10mAh의 출력 전류만 구동할 수 있기 때문에 회로 장애가 발생합니다. 그러나 일반적인 역방향 구동 테스트기는 임피던스가 20옴인 입력 핀을 구동할 수 있습니다.이로 인해 오류 입력 핀이 있는 칩이 기능 테스트를 통과할 수 있습니다.QT200은 8옴보다 큰 노드 (8옴 미만은 단락으로 간주됨) 를 구동할 수 있는데, 이것이 이 시스템의 주요 문제이다.

PCB 테스트가 실패한 이유:

칩 기능 손상

속도 / 시간 문제

칩 핀 상태 (부동, 고임피던스,

클럭, 잘못된 연결)

OC 게이트 회선 또는 상태

문제를 일으키다

ICFT 테스트 결과의 분류

테스트 통과

테스트 실패

충분한 테스트를 거치지 않은 장치

장치 동일

장치 비교가 다름

(2) 다른 PCB 테스트 결과를 처리하는 방법

테스트 실패 결과가 나타나면

테스트 클램프가 잘못된 칩에 연결되어 있는지, 테스트 칩과 잘 연결되어 있는지 확인합니다.핀 상태 창에서 열린 핀(HIZ 표시)과 전원 핀이 감지되었는지 확인합니다.문제를 해결한 후 다시 테스트합니다.

결과가 여전히 테스트 실패인 경우 마우스를 핀 상태 창으로 이동한 다음 왼쪽 버튼을 클릭하여 핀 임피던스를 표시합니다.오차가 있는 핀의 임피던스와 같은 기능을 가진 다른 핀의 임피던스를 비교합니다.칩의 출력 핀에 테스트 오류가 발생하면 핀의 임피던스가 다른 출력 핀과 일치하는지 확인하십시오. 이때 임피던스는 칩이 전원을 켤 때 측정된 대지 임피던스입니다.

비교 임피던스가 대략 같으면 테스트 기간 또는 임계값을 낮춘 다음 다시 테스트합니다.만약 이번 테스트가 통과된다면 칩의 테스트 오류가 시간 문제라는 것을 의미한다.출력 핀이 커패시터 부품에 연결되어 있을 수 있습니다.콘덴서의 방전 과정으로 인해 출력 핀의 상태가 느려졌다.만약 시기나 임계값을 조정한후의 테스트가 통과될수 있다면 90% 가 설비가 손상되지 않았다고 확신할수 있으며 이때 당신은 다음 칩을 테스트할수 있다.

타임베이스 또는 임계값을 조정한 후에도 테스트가 실패하면 격리가 필요한지 확인합니다.격리가 필요하지 않으면 5단계를 수행합니다.

고정장치 상태에서 테스트 실패의 원인이 출력 핀이 정상적인 논리 레벨에 도달하지 못했기 때문이라는 것을 알 수 있다면 테스트 임계값을 낮추고 다시 테스트합니다.이때 임계값이 느슨한 테스트를 통과할 수 있다면 칩에 연결된 부하가 너무 무겁거나 칩 자체의 출력 구동 능력이 악화되어 정상 부하에 필요한 전류를 흡수하거나 방전할 수 없다는 것을 의미한다.이 경우 사용자는 주의해야 합니다.해결책은 피측판의 전원이 켜져 있거나 켜져 있지 않을 때 출력 핀의 땅에 대한 임피던스를 다시 테스트하는 것입니다.또한 테스트보드에서 QSM/VI 메서드를 사용할 수 있습니다.칩의 각 출력 핀이 전원과 꺼진 두 상태에서 VI 곡선을 테스트합니다.

각 출력 핀의 측정 임피던스와 접지를 비교합니다.전원 공급 장치가 없는 상태에서 측정된 임피던스가 거의 동일하고 전원 공급 장치가 연결될 때 테스트 오차가 있는 출력 핀의 임피던스가 다른 출력 핀의 임피던스보다 높으면 칩 기능 손상(고임피던스 상태가 필요한 전류를 흡수하거나 방출할 수 없음)을 의미하므로 칩을 교체해야 합니다.

각 출력 핀의 VI 곡선을 비교할 때 출력 핀의 임피던스가 다른 출력 핀의 저항보다 현저히 낮으면 핀에 연결된 부채질 부하에 문제가 있음을 나타냅니다.이 핀에 연결된 모든 칩 입력 핀의 임피던스를 감지하여 실제 합선점을 찾습니다.

문제의 근본 원인을 더 찾기 위해서는 테스트 칩에 테스트 오류가 있는 출력 핀을 납작한 펜치로 끼운 다음 다시 테스트할 수 있다.이때 테스트가 통과되면 칩에 연결된 부하에 문제가 있음을 나타냅니다.

2 디바이스가 완전히 테스트되지 않은 결과가 나타나는 경우

테스트 도중 측정된 칩의 출력 핀이 뒤집히지 않은 경우 (즉, 테스트 창에서 고정된 높은 전위 또는 낮은 전위를 유지함) 테스트 오류를 표시하기 위해 디바이스가 완전히 테스트되지 않았음 (프롬프트가 표시될 때 화면의 파형 창이 나타나지 않음) 이 표시됩니다.예를 들어, 7400 NAND 게이트의 입력 핀이 땅에 합선되면 해당 출력 핀은 항상 높은 레벨이며 칩을 테스트할 때 위의 프롬프트가 나타납니다.

만약 사용자가 피측판의 PCB 원리도를 가지고 있다면, 그는 칩의 핀 연결 상태가 정상인지 쉽게 확인할 수 있다.

만약 사용자가 이미 좋은 판을 배웠다면 학습한 칩의 정상적인 련결상태도 기록하게 된다.불량 보드를 테스트하면 학습 결과가 자동으로 좋은 보드와 비교됩니다.비교 결과가 다르면 불량 플레이트에 잘못된 연결이 있음을 나타냅니다.비교 결과가 같을 경우 디바이스가 완전히 테스트되지 않았음 프롬프트를 무시하고 다음 칩을 계속 테스트할 수 있습니다.

측정된 칩이 OC 부품이고 PCB 회로에서 "선 또는" 상태로 설계되면 해당 칩의 출력은 유선 또는 관계가 있는 다른 칩의 영향을 받을 수 있습니다. 예를 들어, 어떤 칩의 입력 논리가 저전평에 출력을 고정시키면 측정된 칩의 출력도 저전평에 고정됩니다.이 때 테스트 칩 시스템에서도"장치가 완전히 테스트되지 않았다"는 메시지가 표시됩니다.이러한 장치의 사용자는 특히 주의해야 한다. QSM/VI 방법을 사용하여 칩에 있는 모든 동일한 기능의 핀의 VI 곡선을 비교 테스트하여 PCB 장애 지점을 판단하는 것이 좋습니다.