PCB 뉴스 - 때로는 한 마디로 고속 신호의 채널 손실을 개선할 수 있습니까?

PCB 설계가 완료되고 층압판이 확인되고 판이 이미 상태에 들어갔을 때 시뮬레이션 평가에서 고속 신호 채널의 여유가 안전하지 않을 수 있다는 것을 발견한 장면을 생각해 보겠습니다.아직 개선할 기회가 있습니까?

물론 이 문제가 발생할 확률은 그리 높지 않다. 왜냐하면 모의평가를 진행하려는 이상 모의검증사업은 틀림없이 앞에 놓고 통로의 손실이 정상인가를 앞당겨 확정하고 더욱 좋은 널빤지를 사용하는가 아니면 보행하는가를 확정하기때문이다.손실을 줄이기 위해 더 넓은 흔적선.만약 당신이 정말 SI 엔지니어를 만난다면, 그가 설계 후에 손실을 시뮬레이션하기 시작한다면, 고 씨는 당신을 슬퍼할 수도 있습니다!

그러나 정말 불행하게도 시뮬레이션 엔지니어를 만나면 설계를 마치고 마더보드를 준비할 때 고속 신호의 손실 폭이 부족할 수 있으며 무엇을 할 수 있는지 알려줍니다.이때 층압판과 판재는 이미 확정되였다.장치 레이아웃 및 경로설정이 완료되었습니다.철거하고 재설계해야 할 가능성이 95% 를 넘었을지도 몰라요.이때 이 글을 읽으면 나머지 5% 의 가능성만 잡았을 수도 있다. 간단한 말 한마디로 부족한 손실을 개선할 수 있다.

이 글은 어떤 방법을 이야기하고 싶습니까?일단 팔아버리자.우선, 어떤 부품이 우리 PCB 흔적선의 손실을 결정하는지 살펴보자!

먼저 큰 방향에서 PCB 손실의 분류를 소개하겠습니다.손실에는 세 가지 유형이 있다: 도체 손실, 개전 손실, 복사 손실.처음 두 가지 상황이 더 많다고 들었을 수도 있지만, PCB의 실제 손실은 주로 처음 두 가지입니다.방사선 손실은 개전 상수인 DK와도 관련이 있다. 또 방사선 손실은 기본적으로 마이크로밴드선에만 존재하는데, 제대로 설계되면 상대적으로 낮은 수준으로 낮출 수 있는데, 이것이 총 손실의 비율이다.그것은 아주 작기 때문에 나는 여기에서 그것을 소개하지 않는다.

그 중에서 매체 손실은 주로 짝극자의 극화 현상으로 인해 발생한다.이론을 너무 많이 듣는 습관부터 시작하기 위해 다음 그림과 같이 이론을 간단하게 쓸 것입니다.전압을 가하는 주파수가 높을수록 전류는 커진다.재료에서 진동하는 짝극자의 수량이 많을수록 전장작용하에서의 짝극자의 운동량이 커지고 체적저항률이 클수록 매체중의 공률손실이 높아진다.DF의 개념은 짝극 운동의 법칙을 측정하는 재료의 성질을 설명하기 위해 생겨났다.

다른 부분, 도체 손실의 원리에 대해 이야기해 보겠습니다.우선, 우리는 고속 이론에서 피부로 가는 효과라는 중요한 개념이 있다는 것을 알아야 한다.더 높은 주파수에서 전류는 도체의 표면을 따라 흐를 것이다. 즉, 고주파에서 우리의 저항 크기는 흐르는 전류에 달려 있다.횡단면의 크기는 전류가 흐르는 횡단면이 작을수록 저항이 커지기 때문에 도체 손실도 주파수가 증가함에 따라 점차 증가한다.

죄송합니다. 고 씨는 이론적 지식을 압축하기 위해 최선을 다했습니다. 일부 팬들은 이것이 불필요하다고 생각할 수도 있지만 PCB 흔적의 손실을 분석하는 데 여전히 도움이 됩니다!

상술한 바를 종합하면, 편재는 주로 개전 손실을 결정한다. 다시말해서, 우리가 흔히 말하는 손실에 가장 큰 영향을 미치는 편재 DF의 크기는 바로 이러한 이유에서 우리는 서로 다른 등급의 편재를 구분했다.또한 흔적선의 선폭과 구리 두께도 도체 손실에 영향을 줄 수 있다.상술한 내용은 우리가 총결한 정경과 매우 일치한다.판 고정, 매개 전기 손실은 기본적으로 고정, 스택과 설계 고정, 배선 구조 고정, 도체 손실은 기본적으로 고정.그러므로 우리가 여전히 이런 상황에서의 손실을 개선하려면 어떤 요소가 우리의 손실에 영향을 미칠것인가를 보아야 한다.

사실 우리의"택배선생"글이나 우리의 새 책을 본 팬들은 모두 알수 있다. 상술한 요소외에 우리는 동박의 거친 정도의 영향도 소개했다.동박의 표면은 상대적으로 거칠기 때문에(동박과 PP 사이의 부착력을 증가시키기 위해) 고속에서 동박의 거칠기를 고려해야 하며, 동박의 거칠기 정도도 흔적의 손실에 영향을 줄 수 있다.

사실상 이런 손실도 도체손실에 산입할수 있다.원리는 대체로 다음과 같다.피부로 가는 효과로 인해 전류는 구리 이빨에서 전송될 것이다.돌출된 구리 이빨을 통과할 때 매끄러운 구리 표면에 비해 전류 전송 경로가 더 길어지기 때문에 직류와 교류 저항을 동시에 증가시켜 도체 손실을 증가시킨다.

우리는 일반 STD 동박, RTF 반전 동박 및 HVLP 초저윤곽 동박을 포함하여 다양한 조잡도 등급의 동박에 익숙합니다.물론 현재 HVLP2와 HVLP3 구리는 HVLP 동박을 바탕으로 계속 최적화되고 있다.포일하지만 현실은 이렇다.많은 친구들이 서로 다른 거친 정도의 동박이 손실에 영향을 미친다는 것을 알고 있지만 그 영향이 얼마나 큰지는 모른다.제시할 수 있는 정량의 데이터가 있습니까? 모든 사람들은 실제로 이것이 쉽지 않다고 생각합니다.쉽지 않은 점은 손실이 몇 가지 큰 부분으로 구성되어 있는데, 주로 편재 DF, 흔적선 너비와 구리 두께, 참고층 두께, 우리가 지금 이야기하고 있는 동박을 포함한다.조잡도.서로 다른 유형의 동박의 거칠음의 영향을 각각 추출하려면 요소가 일치해야 간단하게 추출할 수 있다.구체적으로 보드가 동일하고 경로설정 구조가 동일하며 경로설정 참조의 두께가 동일한지 확인합니다.동박의 거친 정도가 같지 않아야 동박의 거친 정도의 영향을 단독으로 알 수 있다.할 수 있다고 생각해?

물론, 고속 선생이 물었으니, 그것은 고속 선생이 반드시 했다는 것을 의미한다!고씨는 이를 위해 비교적 유행하는 RTF와 HVLP 동박 사이의 차이를 비교하기 위한 테스트보드도 따로 만들었다.네, 이것은 단지 동박의 차이로 인한 차이입니다!

이상은 고속 신호의 채널 손실을 높이는 방법에 대한 소개입니다.Ipcb는 PCB 제조업체 및 PCB 제조 기술에도 제공됩니다.