IC 기판 - 패키징 칩의 상호 연결 기술

고성능, 신뢰성 높은 집적 회로 패키징 칩의 상호 연결 기술

전자 부품의 시장 발전 방향(인쇄회로기판 부품 PCBA용)

집적도와 속도가 높은 LSI의 성숙한 기술에 대해서는 저K 소재를 사용한 격리 기술을 재량껏 개발할 필요가 있다.그러나 이들 유닛의 고성능을 충족시키기 위해 다공성 및 다층 구조로 인해 격리층이 점점 얇아지고 있다.그 결과 LSI는 취약해졌다.한편, LSI의 전류는 고속 요구 사항을 충족하기 위해 계속 증가하고 있습니다.칩 크기가 큰 것에서 작은 것뿐만 아니라 열밀도와 전력 소비량도 증가하고 있다.따라서 미래의 반도체 패키징 기판 (IC 기판 패키징) 의 경우 층간 매체의 아삭함, 고열, 고속 및 저비용이라는 문제를 해결해야 한다.반도체 공정의 미래 사전 설정은 20nm 이하가 될 것이며 이는 훨씬 약할 것입니다.

20nm 세대에 필요한 패키징 기술

차세대 20nm에 필요한 사양:

아삭아삭한 저K층의 저응력

고성능 LSI용 고열 복사 5W

고속 10GHz의 고성능

반도체 패키징 발전 방향

모바일 장치를 포함한 전기 장비의 기능 증가와 비용 절감에 적응하기 위해 웨이퍼 사전 설정 규칙은 더 크고 정교한 사전 설정 규칙으로 발전하고 있습니다.이를 위해 반도체 패키징 기술은 비용 절감을 위해 가장 표준 금선 접합 기술에서 금선 접합으로 빠르게 바뀌고 있어 금 사용량을 줄이고 있다.또한 역조립 칩 접합 기술의 사용은 LSI의 더 높은 집적도와 성능을 크게 만족시켰다.2010년에 역조립칩키합은 전 세계 반도체포장기술의 15% 를 차지하였고 지시선키합은 85% 를 차지하였다.2015년까지 거꾸로 장착된 칩 결합의 점유율은 25% 에 달할 것으로 예상되며, 지시선 결합의 비율은 75% 에 달할 것으로 예상된다.특히 고열 복사와 높은 신호 속도가 필요한 높은 집적도와 고성능 LSI의 경우 역조립 칩 접합 기술이 적합하게 적극 고려되고 있다.

상식적 역조립 칩 기술

낮은 K용

일반적으로 사용되는 역조립 칩 기술:

용접 인접 측면, 주요 구조는 C4(침강 제어 칩 조합)

. Au 볼록 블록 및 ACF 유형에 대한 압착

AU-AU형 서명의 초음파 접착

압력 결합과 초음파 결합은 LSI에 고압 및 기계적 진동을 가하기 때문에 이러한 방법은 낮은 K LSI에 사용할 수 없습니다.그러므로 상술한 방법에서 C4를 적당히 사용할수 있으며 세가지 방법의 비교로 C4의 칩에 대한 손상이 가장 적다는 사실과 결부하여 일치할수 있다.

C4 기술은 40년대 초에 범용 컴퓨터로 탄생해 사용되고 있다.낮은 K 웨이퍼 수가 증가함에 따라 C4는 UBM 구조, 재료 및 개선을 대체하여 낮은 K를 구현합니다.

최근에 개발된 Cu 기둥 볼록 블록 (대략 C4의 진보와 유사) 은 낮은 K 웨이퍼가 아닌 직렬 또는 중첩 용접 디스크에 적용됩니다.보도에 따르면 Cu의 고탄성 계량 (130GPa) 으로 인해 Cu 기둥 구조 패키지는 낮은 k층을 손상시킬 수 있습니다.열 팽창 계수(CTE)의 부조화는 가속 계수입니다.

또한 C4 기술은 처음에는 용접제 후에 용융 금속 매듭을 사용했으며 용접제의 고탄성 계량 (50GPa) 이 적합하다고 여겨졌기 때문에 접합과 모판을 설치하는 동안 가열 팽창의 차이로 인해 응력의 양이 LSI에 추가되었습니다.따라서 C4 기술은 미래의 LSI에 사용할 수 없으며 후자는 훨씬 약합니다.

열복사

지금까지 유기기판은 칩 패키지를 거꾸로 장착하는 데 사용되어 왔다.유기 라이닝은 0.5W/MK로 열전도도가 작고 전력 소비량이 높은 LSI에 적용하기 어렵습니다.열 복사를 개선하기 위해 냉각 또는 냉각 시스템을 추가하면 패키징 비용, 평면 또는 표면의 크기 및 높이가 증가합니다.

실제로 열 복사가 낮기 때문에 LSI의 일부는 잠재력을 제한하여 많은 열을 생산하지 않습니다.이밖에 열복사가 좋지 않아 결온도가 높아지고 루전류가 증가되였는데 이는 전력소모를 한층 더 증가시켰으며 전력소모의 증가는 온도를 상승시켰다.이것은 위험한 악순환이다.따라서 열 복사를 개선하는 것은 밀접한 관련이 있는 문제이다.

신호의 고속

유기 라이닝의 중심층은 매체 손상 손실(0.02)이 높고 중심층의 통공 저항(T/H)이 높다.그 결과 고주파 범위에서의 삽입 손상 손실이 높았다.그러나 기존 유기 기판과 같은 재료를 사용하는 코어 없는 기판은 근본적인 해결책이 아니다.또한 복합층 재료는 다양할 수 있기 때문에 사용자가 최적의 재료를 선택하는 것이 더 어렵고, 전체 사전 설정 요구는 고속 성능의 문제를 고려해야 한다.

기판이 매우 얇기 때문에 일련의 시설을 교체해야 한다.이것은 생산의 걸림돌이 된다.이 문제로 인해 코어 없는 기판으로 이전하는 것은 위험이 높으며 현지화 제품에만 적용됩니다.

기존 기술은 향후 20nm 세대의 요구를 충족하기 어렵습니다.따라서 새로운 핵심 기술을 갖춘 신형 반도체 패키징 개발이 필요하다.

Monsterpac 유형 및 프로세스 요점

몬스터팩 타입은 기존 패키징 기술로는 적응하기 어려운 20nm 공정을 충족하기 위해 개발됐다.이것은 전통적인 포장 공예와 구조와는 완전히 다르다.

패키징 구조

우리의 패키징 구조, 라이닝은 세라믹, 반도체 칩은 볼록 블록 역조립, 칩과 라이닝 보충 NCP (비전도고) 를 가지고 있다.그것은 에폭시 가스나 천연 수지로 만들어진 것이 아니다.그래서 칩의 뒷면이 노출된 거야.환류 용접의 고온 들림은 30-50μm 미만으로 작기 때문에 BGA(그리드 패턴 패키지) 대신 용접구가 없는 LGA(접촉 패턴 패키지)로 패키지됩니다.실버 컨덕터는 볼록 블록에 사용되며 볼록 블록은 기판에 인쇄되므로 더 이상 용접판에서 모듈을 제조하지 않습니다.칩의 Al 용접판에만 니켈과 금을 도금하지 않고 웨이퍼 볼록 블록 공정이 없습니다 (그림 1-3).

FIC-1 패키징 구조

FIC-2 패키지 이미지

FIC-3 절차

상술한 것과 대체로 비슷하게, 우리의 패키지는 4가지 재료로만 구성되어 있다 (칩, 볼록 블록, 세라믹, NCP).이런 간단한 구조는 패키지의 부피를 작고 얇으며 가볍게 한다.

HTCC(고온 공소 세라믹)와 LTCC(저온 공소 세라믹) 등 두 가지 주요 유형의 세라믹 베이스 재료를 선택할 수 있다.세라믹의 특수 성능 (예: 전기 성능, 열전도성, CTE 및 플랭크) 과 역조립 칩의 결합으로 우리의 패키지는 전기 제품에서 반도체 칩에 이르기까지 다양한 요구 사항을 충족하는 최상의 솔루션을 제공합니다.

Monsterpac 유형 구조 고유

이러한 독특한 점은 다음과 같습니다.

. 손상 없이 접착

.고열복사

. 삽입 손실이 적음

. 높은 신뢰성

이러한 주요 이점을 결합하여 MonsterPac TypeC는 20nm 세대 LSI에 가능한 한 좋은 성능을 제공하는 데 성공했습니다.

손상 없는 접착

우리의 패키징의 핵심 기술은 첨단 정밀 가공으로 제조된 반도체 칩에 대한 무손상 역조립 칩 결합 기술로, 고도로 신뢰할 수 있는 결합을 성공적으로 실현했다.

손상되지 않은 반도체 칩은 다음과 같습니다.

저압 접착

우리는 정상 C4의 2.4g/bump 압력의 1/20인 0.12g/bump의 키 조합 압력을 구현할 수 있습니다.결합 하중을 이 한계까지 줄임으로써 결합으로 인한 계층 간 매체의 손상을 방지할 수 있습니다.

볼록면 경화 과정 중의 저회축 응력

볼록점 응고 과정 중의 수축 응력은 10MPA/볼록점보다 작고 매우 작다.낮은 K 및 Al 용접 디스크와 선로 등과 같은 아삭한 매체의 중간 계층에 가해지는 온도, 부하 및 되감기 응력을 상한선으로 낮추어 선로의 끊어짐과 균열을 방지함으로써 높은 생산량과 신뢰할 수 있는 되감기 용접을 성공적으로 달성했습니다.

이러한 장점에서 볼 수 있듯이, 그것은 약하고 낮은 K 층의 손상을 피하는 구조를 가진 유일한 패키지입니다.

고열 복사

반도체 칩의 열이 패키징 기판에 의해 방사된다는 것을 깨닫고, 우리는 일반 유기 기판 (열전도율은 0.5W/mk) 이 아니라 세라믹 기판을 선택했다. 왜냐하면 그것의 열전도율은 유기 기판보다 14W/mk로 높기 때문이다.패키지 크기가 21 * 21mm이고 세라믹 기판을 사용할 때 전력 소비량은 6W로 3.6W 전력 소비량을 가진 유기 기판보다 1.7배 높다.

낮은 삽입은 당신을 해칠 수 있습니다

전자 장치는 고주파 범위에서 높은 수준의 성능을 요구합니다.세라믹 라이닝의 삽입 손실은 0.42dB(@20GHz, L=5mm)인 반면 유기 라이닝의 삽입 손실은 0.62dB이다. 세라믹 라이닝은 10GHz보다 많은 주파수를 허용하지만 유기 기판은 3GHz를 허용한다.

높은 신뢰성과 높은 방습성

정상 회류 저항(MSL: 윤습 수준)은 레벨 3(@30DEG/60 100% RH192Hr)입니다.Monsterpac typec에는 각각 손상되지 않은 반도체 칩이 있으며 볼록 블록은 비용해 재료로 만들어집니다.고온이 환류할 때 볼록 블록은 용해되지 않기 때문에 재용해와 재고화를 반복하지 않으며 세라믹 기판도 수분을 흡수하지 않는다.이에 따라 MonsterPac TypeC의 MSL 등급은 1등급(@85DEG/85 100% RH192Hr)으로 미리 베이킹하지 않고도 습기와 방습 포장을 제거할 수 있어 MonsterPac TypeC의 식물 수명은 무한하다.

식물의 생장률이 높다.

생산의 편의를 위해 우리는 용접 볼록 블록이 아니라 에폭시 가스 볼록 블록 구조를 개발했다.따라서 대량의 웨이퍼 볼록 블록 처리 시설이 필요하고 환류와 인접한 can + 용접의 비용도 많이 필요하다.따라서 동일한 크기의 기존 C4 공정 장치에 비해 기기의 평면 또는 표면 크기는 69%, 기기의 에너지 소비량은 85% 감소할 수 있다.에너지 절약형 및 낮은 백그라운드 로드를 성공적으로 구현할 수 있는 공장

용량

Monsterpac typec 공예의 독특한 점

세라믹 기술 돌기

Monsterpac typec은 은 함유 전도성 크림을 볼록 블록 재료로 사용하는 것이 적합하다고 생각합니다.일반적인 용접 인쇄 SMD 부품 인쇄 기술을 사용하여 세라믹 기판에 돌출을 형성합니다 (상황에 따라 다름).고점 처리 전에 세라믹 기판 표면을 미리 처리하고 청결할 필요가 없고, 고점이 형성된 후 표면을 도금할 필요가 없다.기존 유기농 FCBGA는 반도체 웨이퍼의 Al 용접판에 용접제, Au 및 Cu 볼록 점과 같은 긴 볼록 점이 필요합니다.그러나 세라믹 기반 볼록 블록은 웨이퍼 길이의 볼록 블록 프로세스가 필요하지 않습니다.반면 이들은 반도체 칩에서 전기도금이 아닌 니와 오를 생산한다.세라믹 기술을 기반으로 한 볼록 블록은 처리가 간단하고 원가가 낮은 공정을 성공적으로 실현했다.

또 용접제, Au, Cu 볼록점 등 상식적인 기술에 사용되는 하드볼록점(경도 10Hv)과 달리 소프트볼록점(1Hv)은 저경도에서 패턴을 유지하기 위해 개발됐다.

은을 함유한 소프트 볼록 전도성 펄프에 대해 우리는 저응력, 저회표 저항과 세부 아스팔트 인쇄에 경험이 풍부한 관련 고정점을 개발했다.지금까지 우리가 형성한 볼록 블록의 노동력은 면 배열 용접판이다: 간격 150 μm;주변 용접판: 75 ° m 간격.그러나 실제 사전 설정 규칙은 이 용접판 간격을 고려하기 때문에 60 ° m의 표면 패턴 간격은 개구 볼록 블록에만 적용됩니다.

손상 없는 접착

소프트 리셋 칩 접합 기술을 이용하여 NCP는 세라믹 볼록 블록 기술로 형성된 소프트 볼록 블록을 분포한 후 반도체 칩을 리셋 칩과 접합하는 데 사용한다.접합 과정에서 볼록 블록의 전도성 크림과 NCP가 동시에 고착화됩니다.결과적으로 공동 서명과 신뢰성을 성공적으로 달성했습니다.

FCB 시설의 온도는 200도 미만으로 정상적인 접착 기술보다 40도 이상 낮다.접착 압력은 0.12g/dot보다 작으며 일반 접착 기술의 1/20입니다.이러한 저온과 저압 열압 접합을 통해 반도체 칩은 접합과 접합 후 고화되는 동안 응력과 외력의 영향을 받지 않는다.새로 개발한 전도성 펄프와 NCP를 이용해 1.0초 이하의 고속 키 제어에 성공했다.NCP에는 일반적으로 칩 용접판과 볼록 블록 양쪽에서 발견되는 보충제가 포함되어 있습니다.그러나 저압에서 칩 키를 뒤집는 것은 흔하다.이 보충물은 볼록 블록에 묻혀 있기 때문에 칩 용접판과 볼록 블록 사이의 서명에 영향을 주지 않는다.이것은 부드럽게 흔들리는 장점 중의 하나이다.후진 용접 전 NCP가 분포되면 NCP는 볼록점과 좁은 간격 사이를 쉽게 보충할 수 있으며 저부하 키를 사용하여 칩과 라이닝 사이의 조준이 발생하지 않습니다.따라서 이 접합 기술은 좁은 용접판 간격에 적용됩니다.

흔히 볼 수 있는 접합 기술의 문제는 용접 볼록 블록이 있는 역장착 칩 접합의 경우 용접제가 용해되어 고화되는 동안 반도체 칩의 볼록 블록과 Al 용접판에 매우 큰 반축 응력 (약 200-500mPa/볼록 블록) 을 가하는 것이다.그러나 용융되지 않은 볼록형 재료의 저탄성 계량은 10MPa/볼록형 미만의 매우 작은 리턴 응력을 필요로 하기 때문에 저응력 결합 기술은 성공적입니다.

바로 상술한 공예의 이러한 기초 기술의 발전으로 인해 역조립 용접이 손상되지 않는 것을 성공적으로 실현하였다.그림 4는 거꾸로 장착된 칩의 핵심 점이자 함께 서명된 횡단면 그림입니다.

그림 - 4 모양새 및 횡단면 사진

포장 안정성

TC는 후면 볼록점의 프로파일을 테스트했지만 단열 결합으로 인해 발생할 수 있는 균열과 때 제거를 테스트하고 측정하지 않았다.

APIC(어플라이언스 IC)

오늘날의 APIC 가공은 높은 온도 공차와 높은 속도가 필요한 낮은 K 재료를 사용하여 정밀 가공하는 방향으로 발전하고 있습니다.Monsterpac TypeC는 다음과 같은 이점을 제공합니다.

. 손상 없이 접착

.고열복사

고속일 때

일부 APIC 고객은 MonsterPAC TypeC의 규모 생산을 평가하고 있습니다.

PAC 유형 C

동일한 조건 (동일한 스커트, 동일한 칩 및 동일한 용접판 간격) 에서 유기 FCBGA와 monsterpac TypeC 간의 실제 평가의 결과로 monsterpac Type C 온도 Tj는 유기 패키지의 온도보다 섭씨 10도 낮습니다.Tj를 매우 정확하게 비교한 후 차이는 약 20도가 될 것입니다.

무선 기판 (무선 기판):

현재 고속 통신 LSI의 경우 태블릿 패키지가 개선되고 있습니다.이러한 섹션에는 다음과 같은 특수 특성이 필요합니다.

. 고속 및 고주파용

작은 크기

고속 및 고주파 응용의 경우 위에서 설명한 바와 같이 적절한 경우 세라믹 라이닝을 사용하면 삽입 손실을 높일 수 있으며 10GHz에 사용할 수 있습니다.

또한 작은 디테일 간격의 역조립 칩 접합을 가능하게 하기 때문에 다중 칩과 대량의 SMD 부품을 소형 패키지에 사용할 수 있다.

무선 주파수 패널 고객과 협력하여 샘플을 발행하였으며, 그 성능은 이미 고객의 인정을 받아 규모화 생산을 준비하고 있다

무선 주파수 모듈

이 판의 케이스에 대해 기판의 습도는 매우 긴밀하다.monsterpac TypeC의 MSL은 1 등급이므로 윤습도 질식은 존재하지 않습니다.

monsterPAC TypeC는 평면 패키지에 가장 적합하며 전통적인 유기 패키지 SMD와 역조립 칩은 여러 차례 환류 용접이 필요하다는 것을 알 수 있습니다.

법관

차세대 20nm 공정의 경우 패키지는 더 높은 열 복사와 더 높은 속도에 적응해야합니다.그러나 상식적인 포장 기술은 이러한 요구를 충족시키기 어렵다.따라서 20nm 공정에 적용되는 새로운 패키징 기술의 개발이 필요하다.

우리의 Monsterpac TypeC는 다가오는 20nm 프로세스에 적용되며 LSI 성능을 극대화합니다.그것의 고성능은 마치 놀라운 괴이한 제품과 같다.우리가 개발한 MonsterPAC는 C4를 시대에 뒤떨어져 미래 차세대 반도체의 주요 기술로 만들었다.

차세대 기술 개발

신형 도자기 기판의 연구와 개발

도자기 기판 기술의 발전은 줄곧 밝다.지금까지 고밀도의 정확하고 상세한 드로잉은 유기농 IC 라이닝에 크게 뒤처져 있습니다.

이 문제를 해결하고 진전시키기 위해 우리는 원가에 영향을 주지 않고 고밀도를 가진 정밀 도자기 기판 개발에 착수했다.우리의 목표는 적절한 정밀도를 달성하고 보다 유연한 세부 그래픽을 사용하기 위해 20°m의 선 간격입니다. 기본적으로 구멍 사이의 간격도 50°m를 목표로 더 정확하고 상세해야 합니다.

지금까지 세라믹 베이스는 상황에 따라 프레스와 마스크 인쇄를 사용하여 만들어졌습니다.이러한 기존 기술은 정확하고 상세한 드로잉에만 국한됩니다.우리는 그것들을 레이저와 직접 인쇄 공정으로 대체하는 것을 고려하고 있다.이 기술을 구현하면 유기농 라이닝보다 더 나은 성능을 제공할 수 있습니다.지금까지 세라믹 기판은 보통 고급 제품에 사용되었지만, 이 신형 기판은 소비재를 겨냥할 것이다.기질은 확실히 고성능의 소비품이 내가 성장해야 한다.

이 기판과 MonsterPAC 기술의 결합은 세계 최고의 성능과 신뢰성을 갖춘 인쇄회로기판(PCB)을 제공할 것이다.