PCB技術 - EMI放射を制御するためのPCB基板層スタッキング技術

EMI問題を解決する多くの方法があります. 最近のEMI抑制法を含む：EMI抑制被覆の使用, 適切なEMI抑制部品の選択, EMIシミュレーション設計. 最も基本から始まるPCB基板レイアウト, EMI放射の制御におけるPCB積層スタッキングの役割と設計技術について論じた.

パワーバス

ICの電源ピンの近くに適切な容量のコンデンサを適切に配置することにより、IC出力電圧がより速くジャンプすることができる。だがここで問題は終わらない。コンデンサの限られた周波数応答のために、コンデンサは完全な周波数帯できれいにIC出力を駆動するのに必要な高調波電力を生成することができない。加えて、パワーバス上に形成された過渡電圧は、デカップリング経路のインダクタンスを横切って電圧降下を形成し、これらの過渡電圧は、主共通モードEMI干渉源である。どのようにこれらの問題を解決する必要がありますか？

我々の回路基板上のICに関しては、IC周辺の電力層は、高周波エネルギーをクリーン出力のために提供するディスクリートキャパシタによって漏洩されるエネルギーの一部を収集することができる優れた高周波コンデンサとみなすことができる。また、良好なパワー層のインダクタンスは小さいので、インダクタンスによって合成された過渡信号も小さく、コモンモードEMIを低減することができる。もちろん、デジタル信号の立ち上がりエッジがより速く、より速くなっているので、パワー層とIC電源ピンとの間の接続は可能な限り短くなければならない。そして、ICパワーピンが位置するパッドに直接接続するのがベストである。これは別々に議論する必要がある。コモンモードEMIを制御するために、パワープレーンはデカップリングを助けなければならず、十分に低いインダクタンスを有する。このパワープレーンは、パワープレーンのよく設計されたペアでなければなりません。誰かが尋ねるかもしれない、どのように良い良いですか？この問題に対する答えは、電源の供給、層間の材料、および動作周波数（すなわち、ICの立ち上がり時間の関数）に依存する。

一般に, パワー層の間隔は6 milである, そして、中間層はFR 4材料である, 平方インチあたりのパワー層の等価キャパシタンスは約75 pFである.

明らかに, 層間隔が小さい, 容量が大きい. 100〜300 psの立ち上がり時間を持つ多くのデバイスはない, しかし、現在のIC開発速度, 100～300 psの範囲の立ち上がり時間を有するデバイスは、高い割合を占める. 立ち上がり時間が100〜300 psの回路について, 3 mil層間隔は、ほとんどのアプリケーションにはもはや適しません. その時, 1ミル未満の層間隔での積層技術を使用する必要があった, そして、FR 4誘電材料を高い誘電率で材料に交換すること. 現在, セラミックとセラミックプラスチックは100〜300 psの立ち上がり時間回路の設計要件を満たすことができる. 新しい材料と新しい方法が将来使用されるかもしれませんが, 今日の一般的な1, 3～6ミルの層間隔とFR 4誘電体材料, 通常、ハイエンド高調波を処理し、過渡信号を十分に低くすることができる, それは言い換えれば, コモンモードEMIは、非常に低い. これ PCB積層スタッキング設計 本条で与えられた例は、3〜.

信号トレースの観点から、良好な積層戦略は、1つまたは複数の層に全ての信号トレースを置くべきであり、これらの層は、パワー層または接地層の隣にある。電源に関しては、電力層が接地層に隣接しており、電力層と接地層との間の距離ができるだけ小さいことが、良好な積層戦略であるべきである。これは我々が「階層化」戦略と呼ぶものです。

PCB基板積層に対する積層戦略はEMIの遮蔽と抑制に役立つか？以下の積層スタッキング方式は、電源電流が単一の層に流れ、単一の電圧または複数の電圧が同じ層の異なる部分に分布していると仮定する。複数のパワー層の場合については後述する。

4層板

4層のボード設計にはいくつかの潜在的な問題がある。まず、信号層が外側層上にあっても、パワーが高く、接地層が内側層にある場合、厚さ62 mmの従来の4層基板は、パワー層と接地層との間の距離が依然として大きくなっている。

コスト要件が最初の場合は、次の2つの伝統的な4層のボードの選択肢を考慮することができます。これらの2つの解は、EMI抑制の性能を向上させることができるが、基板上の構成要素密度が十分に低く、コンポーネントの周囲に十分な領域が存在する（必要なパワー銅層を配置する）用途に適している。第一は好ましい解決策である。PCBの外側の層はすべて接地層であり、中間の2層は信号／電力層である。信号層上の電源は、電源電流の経路インピーダンスを低くすることができる広い線でルーティングされ、信号マイクロストリップパスのインピーダンスも低い。EMI制御の観点から、これは利用できる最高の4 -層PCB構造です。第2の方法において、外側のレイヤーは電源およびグラウンドを使用する。そして、中間の2つのレイヤーはシグナルを使用する。従来の4層ボードと比較して、改良はより小さく、層間インピーダンスは従来の4層基板と同じくらい貧しかった。トレースインピーダンスを制御したいならば、上記スタッキングスキームは、パワーおよびグラウンド銅アイランドの下にトレースを配置するのに非常に慎重でなければならない。加えて、電源または接地層上の銅アイランドは、DCおよび低周波数接続性を確保するために、できるだけ相互接続されるべきである。

6層板

4層ボード上のコンポーネントの密度が比較的高い場合、6層のボードが最適です。しかし、6層基板設計におけるスタックスキームは、電磁場を遮蔽するのに十分でなく、パワーバスの過渡信号の低減にほとんど効果がない。

10層板

多層基板間の絶縁分離層は非常に薄いので、回路基板の10または12層間のインピーダンスは非常に低い。層化と積層に問題がない限り、優れた信号完全性を得ることが完全に期待される。厚さ12 milの12層板を製造することは困難であり，12層板を加工できるメーカは多くない。

このような近接バイアホールがない場合, インダクタンスが大きくなる, 静電容量は減少する, そして、EMIは間違いなく増加します. 信号線が現在の対を残しなければならないプリント基板配線 ビアを通しての他の配線層への層, ループ信号が適切な接地層に滑らかに戻ることができるように、接地ビアはビアの近くに配置されるべきである. 第4層と第7層の層の組み合わせ,信号ループは、電力層または接地層（つまり、レイヤ5またはレイヤ6）から戻ります, 電力層と接地層との間の容量結合は良好である, そして、信号は送信しやすい .