精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
LVDS信号は差動信号だけでなく高速デジタル信号である。したがって、LVDS伝送媒体がPCB回線を使用しているかケーブルを使用しているかにかかわらず、信号が媒体端末で反射するのを防止し、信号の完全性を確保するために電磁干渉を低減するための対策を講じる必要があります。PCBレイアウト設計において上記の要素を考慮する限り、高速差動回路基板を設計することは難しくありません。
以下に、PCB設計におけるLVDS信号処理の設計要点を簡単に紹介する：
1.多層板に敷設する。LVDS信号を有する回路基板は、通常、多層板として配置される。LVDS信号は高速信号であるため、隣接層は干渉を防ぐためにLVDS信号を遮蔽するために接地層であるべきである。低密度のプレートでは、物理空間条件が許可されている場合、LVDS信号を他の信号とは別に配置することが好ましい。例えば、4層板では、層は通常、LVDS信号層、接地層、電源層、その他の信号層として配置することができる。
2.LVDS信号インピーダンスの計算と制御。LVDS信号の電圧揺動はわずか350 mVであり、電流駆動の差動信号動作に適している。信号が伝送路を伝播する際に反射信号の影響を受けないようにするために、LVDS信号は伝送路インピーダンスを制御する必要があり、差分インピーダンスは通常100+/-10°である。インピーダンス制御の品質は信号の完全性と遅延に直接影響する。
シリアルLVDS信号のシミュレーション解析
以上、LVDS信号設計時に注意しなければならないことを分析した。PCB設計の過程では一般的に上述の規則に従っているが、設計の正確性と正確性を高めるためには、PCBを完全な信号シミュレーションを行い、シミュレーションを通じて信号を得ることができる必要がある。システムのクロストーク、遅延、反射、アイマップ波形は設計の正しい目的を達成することができる。信号完全性問題のシミュレーションプロセスは、まずコンポーネントのシミュレーションモデルを構築し、それから事前シミュレーションを行って配線プロセスのパラメータと制約条件を決定し、物理的実現段階の制約条件に基づいて設計を行い、最後に後シミュレーションを行って設計が設計要件に合致しているかどうかを検証する。モデルの全過程における正確性はシミュレーション結果に直接影響し、シミュレーション前とシミュレーション後の段階で使用されるシミュレーション分析方法はシミュレーション結果にとっても重要であり、本設計では高精度のspiceモデルを使用した。以下は、本設計におけるシミュレーションの実施過程を実際の項目と合わせて説明する。
1.PCBスタック設定
以上の分析から、PCBボードのスタック設定は信号の結合とインピーダンス計算と密接に関連していることが分かった。したがって、PCB設計の前にスタック設計を行い、信号のインピーダンス計算を行う必要があります。本設計における積層設計は、次の図のようになります。
PCB密度が高いため、この設計は10層積層構造を採用した。積層板の厚さを合理的に配置した後、高速板計算により、表面マイクロストリップ線と内部帯状線の差分線幅は6ガリウム線間隔である。6ガリウムの場合、理論計算インピーダンス値はそれぞれ100.1と98.8である。
2.直流電圧値の設定
このステップは主に特定のネットワーク（通常は電源接地など）の直流電圧値を指定し、ネットワークに印加する直流電圧を決定し、EMIシミュレーションを行うためには、1つ以上の電圧源ピンを決定する必要があります。これらの電圧値には、モデルがシミュレーション中に使用する参照電圧情報が含まれます。
3.デバイス設定
allegroシミュレーションでは、allegroはデバイスをIC、コネクタ、ディスクリートデバイス（抵抗コンデンサなど）の3種類に分類し、allegroはデバイスタイプ、ディスクリートデバイス、コネクタピンに基づいてデバイスのピンにシミュレーション属性を割り当てる。属性はUPSECで、ICのピン属性はIN、OUT、BIなどと考えることができる。
4.型番割当
プレートレベルの高速PCBシミュレーションで使用される主なモデルはデバイスモデルと伝送路モデルである。デバイスモデルは通常、デバイスメーカーによって提供されます。高速シリアル信号では、より精度の高いSPICEモデルを用いてシミュレーション分析を行った。送電線モデルはシミュレーションソフトウェアのモデリングによって形成された。信号伝送の場合、伝送路は信号完全性の問題を際立たせるため、シミュレーションソフトウェアが伝送路を正確にモデリングする能力はシミュレーション結果に直接影響する。
差分対線モデルb：ストリップ線c：マイクロストリップ線と信号経路とリターン経路がある伝送線は理想的な導体であるはずがないので、それらはすべて有限の抵抗を持っており、抵抗の大きさは伝送線の長さと断面積によって決まる。
5.SI検査
SI監査機能は、特定のネットワークまたは一連のネットワークを抽出して分析できるかどうかをチェックするために使用されます。一般的に、高速ネットワークを設定することに注意しなければなりません。この設計は主にLVDSシリアル信号に対して行われています。
6.ネットワークトポロジの抽出
PCBから関心のある信号を抽出するトポロジ構造は、通常、駆動端と受信端、および伝送路と関連する整合抵抗と容量を含む。トポロジ構造から、ネットワークはこれらの経路を通っており、信号伝送に影響を与えることがわかります。
7.波形の表示
上記の関連手順を設定した後、シミュレーションを行うことができます。Allegroは信号反射シミュレーションとクロストークシミュレーションを行うことができ、差分線もアイグラム分析を行う必要がある。もちろん、シミュレーションにもプリシミュレーションとポストシミュレーションがあります。高速ボードを使用してPCB設計を行う場合は、シミュレーション結果に基づいて設計をリアルタイムで変更して要件を満たす必要があります。
差分ペアの配線には2点注意が必要です。1つは、この2つの線の長さができるだけ長くなければならないことです。等しい長さは、2つの差動信号が常に反対の極性を維持し、コモンモード成分を減らすためである。もう1つは、2本のワイヤ間の距離（この距離は差分インピーダンスによって決まる）を一定にしなければならないこと、つまり、平行にしなければならないことです。2つの平行な方法があり、1つは2つの導線が同じ層の上に並んで動作し、もう1つはこの2つの導線が上下（上下）の2つの隣接する層の上で動作する。一般的に、前者はより多くの並列実装がある。等距離は主に両者の間の差分インピーダンスが同じであることを確保し、反射を減らすためである。
本文の分析から、高速シリアル信号の設計において、回路設計を考慮するだけでなく、回路基板図設計とシミュレーション分析も同様に重要であり、信号の周波数がますます大きくなるにつれて、信号の遅延とクロストークも影響を受けることがわかる。信号完全性や信号完全性などの要素はますます複雑になっている。同時に、これらの要因の影響を制御することはますます困難になってきている。エンジニアは配線設計を深く分析し、正確なモデル、有効なシミュレーションと科学的な分析方法に基づいて、複雑な高速設計に正しい指導を提供し、補正周期を減らし、PCBボードの設計の成功を確保しなければならない。
