PCB技術 - 高周波および高速PCB設計問題

現在, 高周波と高速 PCB設計 主流になった, あらゆる PCBレイアウト エンジニアは熟練しなければならない. 次, Banermeiは、高周波数と高速PCB回路のハードウェアの専門家のいくつかの設計経験を共有します, そして、それが誰にでも役に立つことを望みます.

高周波および高速PCB設計において何が問題か

1 .高周波干渉を避ける方法

高周波妨害を回避する基本的な考え方は、いわゆるクロストーク（クロストーク）である高周波信号の電磁界干渉を最小化することである。あなたは高速信号とアナログ信号の間の距離を増加させるか、またはアナログ信号の隣に接地ガード/シャントトレースを追加することができます。また、デジタルグラウンドからアナロググランドまでのノイズ干渉に注意してください。

2. 高速設計時のインピーダンス整合を考慮する方法 PCB設計 概略?

高速pcb回路を設計するとき，インピーダンス整合は設計要素の一つである。インピーダンス値は、表面層（マイクロストリップ）または内層（ストリップライン／ダブルストリップライン）上のウォーキング、基準層（パワー層または接地層）からの距離、配線幅、PCB材料などの配線方法との絶対的な関係を有し、両方とも、トレースの特性インピーダンス値に影響を及ぼす。すなわち、インピーダンス値は配線後にしか決定できない。一般に、シミュレーションソフトウェアは、回路モデルや数学的アルゴリズムの限界により不連続インピーダンスのある配線条件を考慮することができない。このとき、直列抵抗のようないくつかのターミネータ（終端）だけが回路図に留まることができる。トレースインピーダンスにおける不連続性の効果を軽減するこの問題に対する真の解決策は、配線時のインピーダンス不連続性を回避しようとすることである。

高速PCB設計において、設計者はEMCとEMI規則をどのように考慮すべきか

一般に、EMI / EMC設計は、同時に、放射されて導通したアスペクトを考慮する必要がある。前者は高周波数部分（＜30 MHz）、後者は低周波数部分（＜30 MHz）である。それで、あなたはちょうど高周波に注意を払うことができなくて、低周波部分を無視することができません。良いEMI / EMC設計は、装置の位置、PCBスタック配置、重要な接続方法、装置選択などを考慮に入れなければなりません。より良い取り決めがあらかじめないならば、それは後で解決されます。それは努力の半分で結果を2回行い、コストを上げる。例えば、クロック発生器の位置は外部コネクタに近接してはならない。高速信号は、可能な限り内側の層に行く必要があります。反射を低減するために，基準層の特性インピーダンス整合と連続性に注目した。デバイスによって押される信号のスルーレートは、高さを減少させるためにできるだけ小さくなければならない。周波数成分は、デカップリング／バイパスコンデンサを選択するとき、その周波数応答がパワープレーン上のノイズを低減するための要件を満たしているかどうかに注意を払う。加えて、高周波信号電流の戻り経路に注目し、ループ面積をできるだけ小さくする（すなわち、ループインピーダンスが小さい）放射線を低減する。また、高周波ノイズの範囲を制御するために地面を分割することができます。最後に、適切にPCBとハウジングの間のシャシーグラウンドを選択します。

PCBボードの選択方法

PCBボードの選択は、会議設計要件と大量生産とコストのバランスを取らなければならない。設計要件は、電気および機械部品の両方を含む。通常、この材料問題は、非常に高速PCBボード（GHzより大きい周波数）を設計するとき、より重要です。例えば、一般的に使用されるFR−4材料では、数GHzの周波数での誘電損失は、信号減衰に大きな影響を与え、適切でない場合がある。電気に関する限り、誘電率と誘電損失が設計された周波数に適しているかどうかについて注意してください。

5 .コストがかかりすぎることなくEMC要件を満たす方法

EMCによるPCBボードのコスト増加は、通常、接地層の数が増加することにより、シールド効果を高め、フェライトビーズ、チョーク、その他の高周波高調波抑制装置を追加することができる。加えて、システム全体がEMC要件を通過させるために、他の機関のシールド構造と一致する必要がある。回路によって生成される電磁放射効果を低減するためには、PCBボード設計技術のいくつかを以下に示す。

信号によって生成された高周波成分を減らすために遅い信号スルーレートでデバイスを選択してみてください。

高周波成分の配置に注意してください。

高速信号と配線層とリターン電流経路のインピーダンス整合に注目し，高周波数の反射と放射を低減した。

電源プレーンおよびグランドプレーン上のノイズを軽減するために、各々のデバイスの電源ピン上の十分で妥当なデカップリングコンデンサを配置する。コンデンサの周波数応答と温度特性が設計要件を満たすかどうかに注意を払う。

外部コネクタの近くのグランドは適切にグランドから切り離されることができて、コネクタのグランドを近くにシャシーグラウンドに接続できる。

グランドガード／シャントトレースは、特別な高速信号のそばで適切に使用することができる。しかし、トレースの特性インピーダンスに対するガード／シャントトレースの影響に注意を払う。

パワー層は接地層から20 h縮み、Hはパワー層と接地層との間の距離である。

2 G以上の高周波PCBの設計、配線及びレイアウトの際にどのような観点を考慮すべきか。

高周波PCB 2 G以上は無線周波数回路の設計に属し、高速デジタル回路設計の議論の範囲内ではない. 無線周波数回路のレイアウトとルーティングは、回路図と共に考慮すべきである, レイアウトとルーティングが配布効果を引き起こすので. Moreover, 無線周波数回路の設計におけるいくつかの受動デバイスはパラメータ化定義と特殊形状銅箔を通して実現される. したがって, EDAツールは、パラメータ化されたデバイスを提供し、特殊形状の銅箔を編集する必要がある. メンターのボードステーションは、これらの要件を満たすことができる特別なRF設計モジュールを持っています. Moreover, 一般的RF設計は特殊RF回路解析ツールを必要とする. 業界で最も有名なのはアグリレントのeesoft, メンターのツールとの良いインターフェイスを持って.

7 .テストポイントの追加は高速信号の品質に影響するか？

それが信号品質に影響を及ぼすかどうかは、テストポイントを追加する方法と信号がどれくらい速いかによって決まります。基本的に、追加のテストポイント（テストポイントとして既存のビアまたはディップピンを使用しないでください）を行に追加したり、行から短い行を引いたりすることができます。前者はライン上に小さなキャパシタを追加するのと等価であり、後者は余分な分岐である。これらの両方の条件は、高速信号に対して多かれ少なかれ影響を及ぼし、効果の程度は信号の周波数速度及び信号のエッジ率に関係する。衝撃の大きさはシミュレーションによって知ることができる。原則として、テストポイントが小さいほど、（テストツールの要件を満たす必要がある）、より短いブランチ、より良い。