PCB技術 - PCB電源設計のバランスをとる方法

より複雑な設計 PCBボード, いくつかのデザインのトレードオフを作成する必要があります. これらのトレードオフのため, PCBの配電網の設計に影響するいくつかの要因がある.

PCB電源設計のバランスをとる方法

コンデンサがPCBに設置されるとき、コンデンサ取り付けに関連する付加ループインダクタンスがある。ループインダクタンスの値は設計依存である。ループのインダクタンスは、キャパシタからホールへの線の幅と長さ、コンデンサを電源／グランドプレーンに接続するラインの長さ、2つのホール間の距離、穴の直径、コンデンサの半田パッドなどに依存する。図1は、様々なキャパシタの設置グラフィックを示す。

コンデンサ回路のインダクタンス低減設計のキーポイント

可能な限りコンデンサに近接するようにしてください。電源/グラウンドホール間隔を減らしてください。可能であれば、並列に電源/グラウンドホールの複数のペアを使用してください。例えば、電流の反対極性の2つのホールをできるだけ近くに配置し、電流の同じ極性の正孔をできるだけ配置しなければならない。

また、短いピン幅のワイヤで容量ピンに穴を接続する。

コンデンサは、PCB（上面および底面）の表面上にコンデンサをそれらの対応する電源／グランドプレーンに可能な限り近く配置する。これにより、孔間距離が減少する。電源/グラウンドの間に薄い電解質を使用してください。

次に、コンデンサ実装と伝搬インダクタンスの3つの異なる設計例を示す。図2は、様々な設計条件におけるループへのインダクタンスの導入を示す。

悪いデザイン

設計者は設計配電網（pdn）設計に焦点を当てない。

孔の間隔は最適ではない。

電源とグランドプレーンとの距離は最適化しない。

穴とコンデンサピンの間の長いケーブル距離。

全体のループインダクタンスの大きさについては、ループインダクタンスは、設計されたラインから主に来ている。なぜなら、不良設計のライン長は他の2つのケース（良い設計と非常に良い設計）の5倍であるからである。コンデンサが近接面に設置されたベースからの距離は、ループのインダクタンスサイズの主要な要因でもある。これは（10 mil）最適化されていないため、ループ全体のインダクタンスの大きさに対する配線の影響は非常に大きい。また、設計者は、電源とグランドとの間に10 mLの誘電体材料を使用したので、ループインダクタンスの二次要因は、伝搬インダクタンスから来る。最適化のない穴の間の距離は、穴の長さほど重要ではない。穴が長くなると孔の効果が大きくなる。

グッドデザイン賞

設計者は，部分配電網（pdn）の設計に注目した。

穴の間隔を改善した。孔の長さは同じである。

また、電源とグランドの距離を改善した。

穴からコンデンサのピンまでのワイヤ配線距離を最適化しました。

ワイヤの回路インダクタンスは、回路全体のインダクタンスの主要な原因である。しかし、良好に設計された回路のインダクタンスは、設計された回路のインダクタンスは、設計された回路のそれより約2.7倍小さい。設計者は誘電体の厚さを10ミルから5ミルまで減らしたので，伝搬インダクタンスは半分になった。穿孔の影響は、穿孔の間の距離を減らすことによってわずかに改善される。

設計者はpdnの設計に多大な関心を持っている。

また、穴の間隔や長さを改善した。

電源と接地の間の距離も完全に最適化されている。

穴からコンデンサのピンまでのワイヤ配線距離を最適化しました。

非常に良好な設計のインダクタンスは、不良設計の約7.65倍である。これは、配線の長さを短くすることによって、キャパシタが近接した平坦層に取り付けられた底面からPCB上の厚さを減少させることによって達成される。設計者は、電源と接地との間の電解質層の厚さを最適化したので、伝搬インダクタンスは大幅に低減される。ホール間隔およびホール長が大幅に減少すると、ホールを通るループインダクタンスも大幅に改善される。不十分な設計と比較して，非常に良い設計の総ループインダクタンスは7つの主要因子の一つによって減少した。

PCBでは、コンデンサを取り付けることによって、ホールループを通る追加インダクタンスが導入され、コンデンサの共振周波数が減少する。配電網（PDN）を設計するとき、あなたはこれを考慮に入れなければなりません。ループインダクタンスを減らすことは、高周波数で設計するときにインピーダンスを減少させるための目に見える方法である。

所与の電源に対して、PDNツールは、非常に良好な設計またはより悪い設計より高いカットオフ周波数で非常に良好な設計を示すPCBを生成する。これは、より高いカットオフ周波数でのデカップリングが、より低いカットオフ周波数でのデカップリングよりも多くのキャパシタンスを必要とするので、期待される結果とは逆のことがある。非常によく設計された場合、より高いカットオフ周波数は、より高い周波数を分離することができることを意味する。PCB上に配置されたコンデンサは、高周波数までのノイズに対する減結合効果を有する。

設計が悪い場合には、より低いカットオフ周波数を超えるPCBをデカップリングすることはできない。付加コンデンサ加算、すなわちカットオフ周波数を超えるデカップリングコンデンサを追加することにより、BOMコストのみが増加し、デカップリング効果に影響を与えない。非常に良好な設計と比較して、配電網の設計は、設計が悪い場合には特定の周波数のノイズに対して影響を受けやすい。別の例として、20層PCBが全厚さ115ミルであるとする。電源層は3階にある。層（FPGAがある層）から層3までの厚さは12ミルである。従って、底部から第3層までの厚さは103ミルである。電源と形成は3 mil後に誘電体により分離される。この種のトラックに対するBGAホールのインダクタンスの大きさは5 nH（この種のパワートラック用の5対のホール）である。層のクローズレイアウト領域に対処するために、それに伴うデカップリングコンデンサが底層に設置される。このトレードオフは、このような設備の長いパーフォレーションに起因するキャパシタ実装のための非常に高いインダクタンス値をもたらす。完全な最適化の後、0402パッケージ・コンデンサのインストールされたインダクタンスは、底の2.3 Nhであり、層の同じコンデンサでは0.57 nHである。

トラックのためにこのPDN効果を改善するために、底部層の元の位置に中周波数とバルクコンデンサを保つ間、あなたは層にいくつかの高周波コンデンサを置くことができます。この回路設計は、高周波コンデンサがカットオフ周波数の下で応答するコンデンサであるので、PDNの遮断解である。キャパシタンスの効果は，全ループインダクタンス（コンデンサ実装インダクタンス＋伝搬インダクタンス＋bgaホールインダクタンス）とfpgaに依存する。あなたは、高周波コンデンサーを層から少し離れてFPGAから置くことができます。FPGAブレークアウト領域の外側に配置されたキャパシタの伝搬インダクタンスは0.2 nHである。この新しい配置方法は、全ループインダクタンス（0.57 nh＋0.2 nh＋0.05 nh＝0.82 nh）のために、元の低レベル配置方法に比べて有益である。

PCBボードの伝搬インダクタンスは設計依存であり、電源とグランドプレーンとの間の媒体に均一に存在する。3 mil以下の厚さは平面伝搬インダクタンスを減少させるように設計されている。PDN性能を改善するためにこれらの設計ガイドラインに従うことができます。ここでは、層の重要性についていくつかの設計ガイドラインがあります。