1.高速設計時のインピーダンス整合を考慮する方法 PCB設計 概略?
高速pcb回路を設計するとき,インピーダンス整合は設計要素の一つである。インピーダンス値は、表面層(マイクロストリップ)または内層(ストリップライン/ダブルストリップライン)上のウォーキング、基準層(パワー層または接地層)からの距離、配線幅、PCB材料などの配線方法との絶対的な関係を有し、両方とも、トレースの特性インピーダンス値に影響を及ぼす。すなわち、インピーダンス値は配線後にしか決定できない。一般に、シミュレーションソフトウェアは、回路モデルや数学的アルゴリズムの限界により不連続インピーダンスのある配線条件を考慮することができない。このとき、直列抵抗のようないくつかのターミネータ(終端)だけが回路図に留まることができる。トレースインピーダンスにおける不連続性の効果を軽減するこの問題を解決する実際の方法は、配線時のインピーダンス不連続性を回避しようとすることである。
2.PCBボードに複数のデジタル/アナログ機能ブロックがある場合、従来の方法はデジタル/アナロググランドを分離することである。理由は何ですか。
デジタル/アナロググランドを分離する理由は、デジタル回路が高電位と低電位との間のスイッチング時に電源およびグランドにノイズを発生させるからである。ノイズの大きさは、信号の速度と電流の大きさに関係する。グランドプレーンが分割されない、そして、デジタル面積回路により生成されるノイズが比較的大きい場合、そして、アナログ領域回路が非常に近くである場合、デジタル/アナログ信号が交差しない場合でも、アナログ信号は依然としてグランドノイズによって妨げられる。すなわち、アナログ回路領域が大きなノイズを発生するデジタル回路領域から離れている場合にのみ、分割されたディジタル−アナロググランド方式を用いることができる。
3.高速PCB設計において設計者がEMCとEMIルールを考慮すべきか
一般に、EMI / EMC設計は、同時に、放射されて導通したアスペクトを考慮する必要がある。前者は高周波部(30 MHz)に属し、後者は低周波数部分(<30 MHz)である。それで、あなたはちょうど高周波に注意を払うことができなくて、低周波部分を無視することができません。良いEMI / EMC設計は、装置の位置、PCBスタック配置、重要な接続方法、装置選択などを考慮に入れなければなりません。事前により良い配置がない場合は、後で解決されます。それは努力の半分で結果を2回行い、コストを上げる。例えば、クロック発生器の位置は、できるだけ外部コネクタに接近してはならない。高速信号は、可能な限り内側の層に行く必要があります。反射を低減するために,基準層の特性インピーダンス整合と連続性に注目した。デバイスによって押される信号のスルーレートは、高さを減少させるためにできるだけ小さくなければならない。周波数成分は、デカップリング/バイパスコンデンサを選択するとき、周波数応答がパワープレーン上のノイズを低減するための要件を満たしているかどうかを注意する。加えて、高周波信号電流の戻り経路に注目し、ループ面積をできるだけ小さくする(すなわち、ループインピーダンスが小さい)放射線を低減する。グランドは高周波ノイズの範囲を制御するために分割することもできる。最後に、適切にPCBとケースの間のシャシーグラウンドを選択してください。
4.作るとき PCBボード, 干渉を減らすために, 接地線は閉じた合計形式を形成すべきか?
PCBボードを作る場合、ループ面積は一般に干渉を低減するために低減される。接地線を敷設する場合は、閉じた形で配置することはできないが、分岐形状に配置した方が有利であり、なるべく面積を大きくする必要がある。
5.信号完全性を改善するためのルーティングトポロジーの調整方法
この種のネットワークシグナル方向はより複雑である。一方向、双方向信号および異なるレベルのシグナルのために、トポロジの影響は異なる。そして、どのトポロジが信号品質に有益かを言うことは困難である。また,プリシミュレーション中に,どのトポロジーが採用されているのかは,エンジニアにとって非常に厳しいものであり,回路原理,信号の種類,配線の難易度を理解する必要がある。
6.対処方法 PCBラウ tと配線100 m以上の信号の安定性を確保する?
高速デジタル信号配線の鍵は、伝送品質の信号品質への影響を低減することである。したがって、100 mを超える高速信号のレイアウトは、信号トレースをできるだけ短くする必要がある。デジタル回路では、信号立ち上がり遅延時間によって高速信号が定義される。さらに、信号の種類(例えばTTL、GTL、LVTTL)は信号品質を保証するために異なる方法を有する。